[发明专利]一种集成电路的抗辐射版图设计方法

权利要求书

1.一种集成电路的抗辐射版图设计方法，其特征在于，该方法为基于隔离N阱与存储单元的抗辐射电路版图设计方，其包括：在电路版图设计中，使非存储单元电路的N阱与存储单元间的距离大于或等于预先指定的最短许可距离，使非存储单元电路的N阱与存储单元间的隔离区有大于或等于预先指定最小面积的区域被NMOS晶体管占据，使非存储单元电路N阱的面积小于或等于预先指定的最大许可面积。

2.按权利要求1所述的集成电路的抗辐射版图设计方法，其特征在于，其包括步骤：

步骤1：采用传统电路仿真或测试方法，确定非存储单元电路的N阱与存储单元间的最短许可距离、非存储单元电路N阱与存储单元间隔离区中的NMOS晶体管应该占据的最小面积、非存储单元电路N阱的最大许可面积；

步骤2：设计电路版图，使非存储单元电路的N阱与存储单元间的距离大于或等于步骤1中确定的最短许可距离，使非存储单元电路N阱与存储单元间隔离区中的NMOS晶体管占据大于或等于步骤1中确定的最小面积，使非存储单元电路N阱的面积小于或等于步骤1中确定的最大许可面积。

3.按权利要求1所述的方法，其特征在于，所述的步骤1)中，采用传统的电路仿真或测试方法，在指定的工艺条件和辐射强度下对非存储单元电路的N阱进行辐射，确定辐射不会导致存储单元所存数据出现错误的非存储单元电路N阱与存储单元间的最短许可距离、非存储单元电路的N阱与存储单元间隔离区中NMOS晶体管应该占据的最小面积、非存储单元电路N阱的最大许可面积。

4.按权利要求1所述的方法，其特征在于，所述的步骤2)中，按以下流程执行步骤2.1、步骤2.2、步骤2.3、步骤2.4、步骤2.5；

在步骤2.1中，按传统版图设计方法设计电路版图，然后执行步骤2.2；

在步骤2.2中，识别电路版图中的存储单元，计算非存储单元电路N阱与存储单元间的距离，如果N阱与存储单元的距离小于步骤1中确定的最短许可距离，则回到步骤2.1调整版图设计，增加N阱与存储单元间的距离，使之大于或等于步骤1中确定的最短许可距离，如果N阱与存储单元的距离大于或等于步骤1中确定的最短许可距离，则执行步骤2.3；

在步骤2.3中，在非存储单元电路N阱与存储单元间区域插入NMOS晶体管，使NMOS晶体管占据大于或等于步骤1中确定的最小面积，然后执行步骤2.4；

在步骤2.4中，计算非存储单元电路N阱的面积，如果N阱面积大于步骤1中确定的最大许可面积，则回到步骤2.1调整版图设计，减少N阱面积，如减少N阱宽度，使之小于或等于步骤1中确定的最大许可面积，如果N阱面积小于或等于步骤1中确定的最大许可面积，则执行步骤2.5；

在步骤2.5中，按传统方法执行版图设计规则检查，如果出现冲突，则回到步骤2.1调整版图设计，如果没有冲突，抗辐射版图设计完成。