[发明专利]一种集成度高的云终端用主板电路

权利要求书

1.一种集成度高的云终端用主板电路，其特征在于：所述主板电路包括主板U1，所述主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端、XEINT16/KP_COL0/GPH2_0端、XpwmTOUT0/GPD0_0端、XpwmTOUT1/GPD0_1端、XpwmTOUT2/GPD0_2端和XpwmTOUT3/PWM_MIE/GPD20_3端接有云台控制电路，主板U1的XURXD1/GPA0_4端和XUTXD1/GPA0_5端接有Zigbee模块，主板U1的XuhDP端和XuhDM端接有USB集线模块，主板U1的Xi2sSCLK1/PCM_SCLK1/AC97BITCLK/GPC0_0端、Xi2sCDCLK1/PCM_EXTCLK1/AC97RESETn/GPC0_1端、Xi2sLRCK1/PCM_FSYNC1/AC97SYNC/GPC0_2端、Xi2sSDI1/PCM_SIN1/AC97SDI/GPC0_3端和Xi2sSDO1/PCM_SOUT1/AC97SDO/GPC0_4端接有音频模块和3G/4G模块，主板U1的Xmmc0CLK/GPG0_0端、Xmmc0CMD/GPG0_1端、Xmmc0CDn/GPG0_2端、Xmmc0DATA0/GPG0_3端、Xmmc0DATA1/GPG0_4端、Xmmc0DATA2/GPG0_5端和Xmmc0DATA3/GPG0_6端接SD卡，主板U1的Xi2cSDA0/GPD1_0端、Xi2cSCL0/GPD1_1端、XciPCLK/GPE0_0端、XciVSYNC/GPE0_1端、XciHREF/GPE0_2端、XciYDATA0/GPE0_3端、XciYDATA1/GPE0_4端、XciYDATA2/GPE0_5端、XciYDATA3/GPE0_6端、XciYDATA4/GPE0_7端、XciYDATA5/GPE1_0端、XciYDATA6/GPE1_1端、XciYDATA7/GPE1_2端、XciCLKenb/GPE1_3端和XciFIELD/GPE1_4端接有CMOS摄像头模块，主板U1的XnRESET端、XPWRRGTON端、XEINT2/GPH0_2端、Xi2cSDA2/IEM_SCLK/GPD1_4端、Xi2cSCL2/IEM_SPWI/GPD1_5端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2端和XmsmADDR3/CAM_B_D3/CF_IORDY/TS_SYNC/GPJ0_3端接有电源管理模块；

所述USB集线模块包括集成电路U11，集成电路U11的USBUP_DP端、USBUP_DM端接主板U1，集成电路U11的VBUS_DET端经电阻R50接3.3V，集成电路U11的VBUS_DET端经串联的电阻R50和电容C89接地，集成电路U11的OCS1端经电阻R52接3.3V，集成电路U11的OCS2端经电阻R53接3.3V，集成电路U11的OCS3端经电阻R54接3.3V，集成电路U11的OCS4端经电阻R55接3.3V，集成电路U11的SUSP_IND/LOCAL_PWR/NON_REM0端经电阻R57接地，集成电路U11的RESET端经电阻R56接3.3V，集成电路U11的RESET端经电容C90接地，集成电路U11的RESET端接主板U1的XnRSTOUT端，集成电路U11的XTAL1/CLKIN端经并联的电阻R62和晶振X7接集成电路U11的XTAL2/CLKIN_EN端，集成电路U11的XTAL1/CLKIN端接电容C91的一端，电容C91的另一端接晶振X2，电容C91的另一端接地，电容C91的另一端经电容C92接集成电路U11的XTAL2/CLKIN_EN端，集成电路U11的TEST端接地，集成电路U11的PLLFILT端经电容C96接地，集成电路U11的CRFILT端经电容C101接地，集成电路U11的CRFILT端经电容C101接集成电路U11的VSS端，集成电路U11的SDA/SMBDATA/NON_REM1端经电阻R60接地，集成电路U11的SCL/SMBCLK/CFG_SEL0端经电阻R59接地，集成电路U11的HS_IND/CFG_SEL1端经电阻R58接地，集成电路U11的RBIAS端经电阻R61接地，集成电路U11的VDD33_IO端接3.3V，集成电路U11的VDD33_REG端接3.3V，集成电路U11的VDD33_IO端经电容C94接地，集成电路U11的VDD33_IO端接集成电路U11的VDDPLLREF/VDDA33端，集成电路U11的VDD33_REG端经电容C93接地，集成电路U11的VDD33_REG端经电容C95接地，集成电路U11的VDDPLLREF/VDDA33端与VDDA33_1端、VDDA33_2端、VDDA33_3端连接，集成电路U11的VDDPLLREF/VDDA33端经并联的电容C97、电容C98、电容C99和电容C100接地，集成电路U11的USBDN2_DP端和USBDN2_DM端接HOST类型接口普通USB插座；

集成电路U11的USBUP_DP端接主板U1的XuhDP端，集成电路U11的USBUP_DM端接主板U1的XuhDN端；

所述主板U1的型号为S5PV210AH-A0；所述集成电路U11的型号为USB2514B；

主板U1接云台控制模块，云台控制模块包括横向云台控制电路和纵向云台控制电路，主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端和EINT16/KP_COL0/GPH2_0端接纵向云台控制电路。

2.如权利要求1所述的一种集成度高的云终端用主板电路，其特征在于：所述主板U1的XOM0端经电阻R7接地，主板U1的XOM1端经插座J3接地，主板U1的XOM2端经电阻R6接地，主板U1的XOM3端经电阻R5接地，主板U1的XOM4端经电阻R4接地，主板U1的XOM5端经电阻R3接地，主板U1的XOM1端经电阻R1接VDD_IO，主板U1的XOM2端经插座J2接VDD_IO，主板U1的XOM3端经插座J1接VDD_IO，主板U1的XXTI端经电容C1接地，主板U1的XXTO端经电容C2接地，主板U1的XXTI端经电阻R8接XXTO端，主板U1的XXTI端经晶振X1接XXTO端，主板U1的XusbXTI端经电容C3接地，主板U1的XusbXTO端经电容C5接地，主板U1的XusbXTI端经电阻R11接XusbXTO端，主板U1的XusbXTI端经晶振X2接XusbXTO端，主板U1的XhdmiXTI端经电容C7接地，主板U1的XhdmiXTO端经电容C8接地，主板U1的XhdmiXTI端经电阻R14接X hdmiXTO端，主板U1的XhdmiXTI端经晶振X4接XhdmiXTO端，主板U1的XrtcXTI端经电容C4接地，主板U1的XrtcXTO端经电容C6接地，主板U1的XrtcXTI端经电阻R13接XrtcXTO端，主板U1的XrtcXTI端经晶振X3接XrtcXTO端，主板U1的XuhREXT端经电阻R10接地，主板U1的XuoREXT端经电阻R12接地，主板U1的NC/EPLL端经电容C9接地，主板U1的XDACIREF端经电阻R22接地，主板U1的XDACVREF端经电容C12接地，主板U1的XDACCOMP端经电容C11接地，主板U1的XmipiVREG_0P4V端经电容C10接地，主板U1的XHDMIREXT端经电阻R21接地。