[发明专利]一种基于概率Turbo译码器的概率计算单元

说明书

本发明公开了一种基于概率Turbo译码器的概率计算单元，所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门；所述第一输入模块与所述第一全加器连接；所述第一寄存器与所述第一全加器连接，存储饱和进位结果；所述第一寄存器对所述第一全加器进行正反馈，并与所述第一或门连接；所述第一或门实现对饱和进位结果是否大于0的判决功能；所述第二或门与所述第一输入模块连接，实现对当前译码时刻输入随机比特是否大于0的判决功能；所述第三或门连接所述第一或门及所述第二或门，输出概率加法器结果序列，同时对所述第一全加器进行负反馈。此概率计算单元具有精度高和快速收敛的特点。

技术领域

本发明涉及无线通信技术领域，特别涉及包括以Turbo码作为信道码的通信系统中的一种译码算法，可以应用到第三代、第四代甚至第五代移动通信系统中。

背景技术

Turbo码是一种逼近香农极限的前向纠错码，能够有效地提高通信系统的可靠性，已经被诸如3GPP、LTE/LTE-Advanced等通信协议所采纳。但是其最优译码算法复杂度极高而无法应用到实际系统中，因此学术界随即提出了低复杂度的MAP译码算法及其对数域的Log-MAP译码算法和近似算法Max-Log-MAP译码算法。然而，上述算法均为贯序译码算法，导致其译码延迟大，系统吞吐率低。为了解决译码延迟大的问题，研究人员又提出了滑窗译码算法，当窗长为1时，即为全并行Turbo译码算法，理论证明该算法能够达到传统译码算法的性能，然而，全并行译码算法硬件开销极大，仍然难以应用到实际系统中。

概率计算作为一种全新的数值表征体系，用无权重的随机序列表征概率值，能够以简单的逻辑门实现复杂的二进制定点加法，乘法和除法等。然而，基于概率计算的Turbo译码器一直都未能解决译码周期大和复杂度仍然较高的难题，这成为概率Turbo译码器应用到实际系统中的瓶颈。

发明内容

本发明的目的在于克服现有概率Turbo译码器中计算单元精度低，收敛慢和复杂度高的问题，提供了一种新型的计算单元实现方法，其包括无符号概率加法器以及概率归一化单元。所提出的新型概率计算单元大大地加快了译码器收敛速度，提高了译码器性能以及降低了译码器的计算复杂度。

为了实现上述发明目的，本发明提供了以下技术方案：

一种基于概率Turbo译码器的概率计算单元，所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门；

所述第一输入模块与所述第一全加器连接；

所述第一寄存器与所述第一全加器连接，存储饱和进位结果；

所述第一寄存器对所述第一全加器进行正反馈，并与所述第一或门连接；

所述第一或门实现对饱和进位结果是否大于0的判决功能；

所述第二或门与所述第一输入模块连接，实现对当前译码时刻输入随机比特是否大于0的判决功能；

所述第三或门连接所述第一或门及所述第二或门，输出概率加法器结果序列，同时对所述第一全加器进行负反馈。

进一步的，所述概率计算单元中的概率归一化单元包括第二输入模块、第二全加器、第二寄存器、第四或门、输入判断模块及TFM模组；

所述第二输入模块、所述第二全加器、所述第二寄存器及所述第四或门依次连接；

所述第二寄存器存储饱和进位结果，所述第四或门实现对所述饱和进位结果是否大于0的判断功能；

所述输入判断模块与所述第二输入模块连接，完成当前译码时刻输入的随机比特是否大于0的判断功能；

所述TFM模组输入端与所述第二输入模块及第五或门连接，输出概率比特的更新结果。