[发明专利]绝缘栅双极晶体管的制造方法

说明书

本发明公开一种绝缘栅双极晶体管的制造方法，包括下述步骤：1、制作轻掺杂衬底晶片；2、在晶片上形成电介质层；3、在电介质层上淀积未掺杂的多晶硅层；4、对未掺杂的多晶硅层和电介质层进行图案化处理，以形成栅极沟槽；5、淀积硅以在单晶硅表面上形成单晶硅，并在晶片表面的剩余部分上形成多晶硅；6、形成栅电介质；7、形成栅电极，8、形成多晶硅基区，9、形成重掺杂的多晶硅发射区和多晶硅扩散区，10、淀积层间电介质；11、对层间电介质进行图案化处理，12、形成发射极，13、减薄晶片以形成漂移区，14、通过离子注入和退火在背侧形成缓冲区，15、在背侧形成集电区，16、在背侧形成集电极。可以使器件具有理论上最低通态压降。

技术领域

本发明公开一种功率半导体器件的制造方法，特别是一种绝缘栅双极晶体管的制造方法。

背景技术

绝缘栅双极晶体管（IGBT）已被广泛用于高压电力电子系统，如可变频率的驱动器和逆变器。理想的器件应具有低功率损耗，IGBT的导通损耗是功率损耗的主要组成部分，且导通损耗可以用器件的通态电压来表征。

请参看附图，图1中示出了现有技术的IGBT器件100的横截面。器件100为MOS控制的PNP双极结型晶体管，MOS沟道由n⁺发射区111、p基区113、n^-漂移区114、栅电介质132和栅电极122所组成，器件的通态和断态是由MOS沟道进行控制的，在器件100的通态中，从背侧p⁺集电区116/n缓冲区115结注入空穴，并通过MOS沟道导通电子。非平衡电子和空穴在轻掺杂的n^-漂移区114中形成的高浓度的等离子体，并使该区域具有高电导率，然而，由于存在略微反向偏置的n^-漂移区114/p基区113结，接近该结的位置处电子-空穴等离子体的浓度则相对较低。图2中示出了作为距离的函数的在n^-漂移区114中的电子-空穴等离子体的浓度。如在图中所示的，受该反向偏置pn结的漂移电流影响，等离子体浓度在n^-漂移区114/p基区113结处几乎为零。该降低的浓度使器件100的通态压降比p-i-n二极管相对较大。如果可消除反向偏置的n^-漂移区114/p基区113结，器件100的通态压降则将与p-i-n二极管的通态压降相同[1]。为了实现理论上最低的通态压降，在沟槽之间需要超窄硅台面，如果台面宽度为约20nm，两个邻近的反型层将被合并在一起，因此p基区113将被完全转化为n⁺反型层，且随后器件的通态压降可与p-i-n二极管的通态压降相同。然而，在器件100中具有约20nm宽度的台面实际上非常难于制造。

发明内容

针对上述提到的现有技术中的常规制造方法生产的IGBT导通损耗高的缺点，本发明提供一种新的绝缘栅双极晶体管的制造方法，通过特殊的制造方法，可以使器件具有理论上最低通态压降。

本发明解决其技术问题采用的技术方案是：一种绝缘栅双极晶体管的制造方法，该制造方法包括下述步骤：

（1）、制作轻掺杂衬底晶片；

（2）、在所述晶片上形成电介质层（333）；

（3）、在所述电介质层（333）上淀积未掺杂的多晶硅层；

（4）、对所述未掺杂的多晶硅层和电介质层（333）进行图案化处理，以形成栅极沟槽（541）；

（5）、淀积硅以在单晶硅表面上形成单晶硅，并在所述晶片表面的剩余部分上形成多晶硅；

（6）、形成栅电介质（332）；

（7）、通过多晶硅淀积和回蚀刻形成栅电极（322），

（8）、通过离子注入和驱入形成多晶硅基区（313），

（9）、形成重掺杂的多晶硅发射区（311）和多晶硅扩散区（312），