[发明专利]移位寄存器单元、栅极驱动装置、显示装置和驱动方法

权利要求书

1.一种移位寄存器单元，包括：

输入模块，其输入端接收输入信号，配置为基于输入信号控制上拉控制节点的电位；

下拉控制模块，与第一信号的输入端、所述输入信号的输入端、所述上拉控制节点连接，配置为在第一信号为第一电平期间，基于输入信号、上拉控制节点的电位，控制下拉控制节点的电位；

下拉模块，与所述下拉控制节点连接，配置为基于所述下拉控制节点的电位，对所述上拉控制节点的电位进行下拉；

上拉模块，与所述上拉控制节点、时钟信号的输入端连接，配置为基于所述上拉控制节点的电位和所述时钟信号，控制从信号输出端输出的输出信号；以及

复位模块，与第二信号的输入端、所述下拉控制节点连接，配置为在第二信号为第二电平期间，基于下拉控制节点的电位对所述输出信号进行复位，其中，在所述时钟信号有效的阶段，所述第一信号为第一电平时所述第二信号为第二电平，在所述第一信号为第二电平时所述第二信号为第一电平。

2.如权利要求1所述的移位寄存器单元，其中

所述下拉模块还与第二信号的输入端连接，在所述第二信号为第二电平期间，基于所述下拉控制节点的电位，对所述上拉控制节点的电位进行下拉。

3.如权利要求2所述的移位寄存器单元，其中

所述下拉模块包括：

第一晶体管，其第一极与上拉控制节点连接，其栅极与下拉控制节点连接，其第二极与所述第二信号的输入端连接。

4.如权利要求1所述的移位寄存器单元，其中

所述下拉控制模块与第二信号的输入端连接，在所述第二信号为第一电平期间，对所述下拉控制节点的电位进行下拉。

5.如权利要求1所述的移位寄存器单元，其中

所述下拉控制模块包括：

第二晶体管，其第一极和栅极与第一信号的输入端连接；

第三晶体管，其第一极与第一信号的输入端连接，其栅极与所述第二晶体管的第二极连接，其第二极与下拉控制节点连接；

第四晶体管，其第一极与所述第二晶体管的第二极连接，其栅极与上拉控制节点连接，其第二极与低电平输入端连接；

第五晶体管，其第一极与下拉控制节点连接，其栅极与上拉控制节点连接，其第二极与低电平输入端连接；

第六晶体管，其第一极与下拉控制节点连接，其栅极与输入信号的输入端连接，其第二极与低电平输入端连接。

6.如权利要求4所述的移位寄存器单元，其中

所述下拉控制模块包括：

第七晶体管，其第一极与下拉控制节点连接，其栅极与第二信号的输入端连接，其第二极与低电平输入端连接。

7.如权利要求1所述的移位寄存器单元，其中

所述复位模块包括：

第八晶体管，其第一极与信号输出端连接，其栅极与下拉控制节点连接，其第二极与第二信号的输入端连接。

8.一种栅极驱动装置，其中

所述栅极驱动装置包括对N行像素阵列分别进行驱动的N级移位寄存器模块，其中N是大于1的整数，

每一级移位寄存器模块包括第一移位寄存器单元和第二移位寄存器单元，所述第一移位寄存器单元和所述第二移位寄存器单元中的任一个都是权利要求1至7的任一项所述的移位寄存器单元，

所述第一移位寄存器单元的第一信号与所述第二移位寄存器单元的第二信号相同，所述第一移位寄存器单元的第二信号与所述第二移位寄存器单元的第一信号相同，

在时钟信号有效的阶段，在偶数级的移位寄存器模块中输入的时钟信号与在奇数级的移位寄存器模块中输入的时钟信号交替成为第一电平，

第n级移位寄存器模块的第一移位寄存器单元的输入信号的输入端与第n-1级移位寄存器模块的第一移位寄存器单元的信号输出端连接，第n级移位寄存器模块的第二移位寄存器单元的输入信号的输入端与第n-1级移位寄存器模块的第二移位寄存器单元的信号输出端连接，其中，1<n<＝N，

第1级移动寄存器模块的第一移位寄存器单元和第二移位寄存器单元的输入信号的输入端与起始信号的输出端连接。