[发明专利]支持多通道主控并发的CE NAND Flash的页模型构建方法及页模型

说明书

技术领域

本发明涉及存储介质，具体为一种支持多通道主控并发的CENANDFlash的页模 型构建方法及页模型。

背景技术

现有的存储介质空间需求越来越大，要求运行速度越来越快，多通道主控与多CE 的存储介质的出现是时代的必然。在多通道并发情况下，NANDFlash的擦除、编程、读操并 非瞬间就完成了，都需要一定的时间，而现有技术是先处理完一个通道的读、写、擦操作后， 再处理下一个通道的读、写、擦操作，浪费了处理过程中的等待时间，降低了主控的吞吐量 和存储设备的读写速度。

发明内容

本发明所要解决的技术问题是，针对现有技术不足，提供一种支持多通道主控并 发的CENANDFlash的页模型构建方法及页模型。

为解决上述技术问题，本发明所采用的技术方案是：一种支持多通道主控并发的 CENANDFlash的页模型构建方法，利用下述关系式构建页模型：

FPageTempS=FPage/TCC；

FPageTempY=FPage-FPageTempS*TCC；

ACe=FPageTempY/TCh；

ACh=FPageTempY-ACe*TCh；

其中，FPageTempY为中间变量；ACe表示当前操作的片选通道；ACh表示当前操作的通 道；FPageTempS表示当前操作的物理页；FPage为当前操作的逻辑页；TCC为所有通道的片选 通道总数；TCh为通道数量；/表示取商。

本发明还提供了一种利用上述方法构建的支持多通道主控并发的CENANDFlash 的页模型，包括多个通道和多个物理页；每个通道内包括多个片选通道；对于第一物理页， 第一通道的第一片选通道对应的逻辑页、第二通道的第一片选通道对应的逻辑页…第n通 道的第一片选通道对应的逻辑页序号从小到大依次排列，分别为0、1、2…n-1；第一通道的 第二片选通道对应的逻辑页、第二通道的第二片选通道对应的逻辑页…第n通道的第二片 选通道对应的逻辑页序号从小到大依次排列，分别为n、n+1…n+n-1；依此类推，第一物理页 其余所有逻辑页的序号按照上述规则排列；设第一物理页最后一个逻辑页的序号为i，则对 于第二物理页，其所有逻辑页的从序号i+1开始按照上述规则排列；依此类推，确定最后一 个物理页的最后一个逻辑页的序号。

与现有技术相比，本发明所具有的有益效果为：本发明可以对各个通道内的读、 写、擦进行并发处理，同时对各个物理页进行读、写、擦操作，从而大大节省了操作时间，有 效提高了主控的吞吐量和存储设备的读写速度。

附图说明

图1为本发明一实施例并发时序图；

图2为本发明一实施例页模型图。

具体实施方式

NANDFlash的擦除、编程、读操作都不是瞬间就完成了，需要一定的时间，而现有 的操作流程浪费掉了这段时间，本发明旨在利用这段时间。具体的流程是在通道0发生数据 读写擦事件并且还未完成操作的过程中，触发通道1的读写擦事件，同样在通道0和通道1发 生读写擦事件而还未完成的时候再触发下一个通道的读写擦事件，依此类推。图1为本发明 并发处理时的时序图。

图1表示的是有4个通道的主控的并发过程，为了更好的表达并发的过程，这里只 绘出了NANDFlash上的RB（Ready/BusyNANDFlash的引脚，如果RB=0表示NANDFlash busy，RB=1表示NANDFlashready），旨在突出在一个通道的NANDFlash进入读写擦操作的 时间后，其他通道的并发过程。利用该特性，可以提高SSD等存储设备的速度。

利用上面的技术原理，这里建立多通道并发的多CENANDFlash的页模型。

设主控有4通道，一个通道下有4CE，FPage为页模型。

有：TCh（TotalChannel）=4；

TCe（TotalCE）=4；

TCC(TotalChannelCE)=TCh*TCe=16；

则页模型表达式如下：

FPageTempS=FPage/TCC

FPageTempY=FPage-FPageTempS*TCC

ACe=FPageTempY/TCh

ACh=FPageTempY-ACe*TCh