[发明专利]一种非标准PCIe3.0接口测试方法与系统

说明书

技术领域

本发明涉及信号完整性验证领域，特别是涉及一种非标准PCIe接口测试方法与系统。

背景技术

目前业内通用的是X1、X4、X8、X16宽度的标准PCIe3.0接口。并且，PCIe协会对主板上标准PCIe3.0接口的引脚定义和测试流程及测试规范有严格要求。同时，标准PCIe3.0插卡制作和验证都同样需要满足PCIe协会的要求。这样的话，就能够保证任意一张标准的PCIe3.0插卡插在任何一块主板的标准PCIe3.0接口上都能正常使用。

然而PCIe协会并没有对非标准的PCIe3.0接口做出明确引脚定义，而且各个公司在主板设计的过程中，即使是相同型号的非标准PCIe3.0接口都可能有不同的引脚定义。所以，并非任意一张非标准PCIe3.0插卡都能在任意主板上的非标准PCIe3.0接口上使用。非标准PCIe3.0插卡在制卡时，会根据主板的设计专门设计插卡。因此，没有一套完整的信号验证方案来规范主板上非标准PCIe3.0接口测试流程。对于非标准的PCIe3.0插卡，同样没有一套完整的信号验证方案。

发明内容

有鉴于此，本发明的主要目的在于提供一种非标准PCIe3.0接口测试方法与系统，可以有效地进行非标准PCIe3.0接口的测试。

为实现上述目的，本发明提供了一种非标准PCIe3.0接口测试方法，包括：

分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；

当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；

对待测主板PCIe3.0接口进行发射性能测试包括：

获取所述待测主板PCIe3.0接口的存储波形；

根据所述存储波形分析发射信号和参考时钟信号，得到眼图；

根据所述眼图判断是否通过发射性能测试；

对待测主板PCIe3.0接口进行接收性能测试包括：

令CPU进入Loopback模式；

向所述CPU的接收信号中加入预设抖动信号；

获取所述CPU的发射端的发射信号；

根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。

优选地，确定所述待测主板PCIe3.0接口通过测试后还包括：

对非标准PCIe3.0插卡进行测试。

优选地，对非标准PCIe3.0插卡进行测试包括：

获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；

判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。

优选地，所述S参数包括插入损耗和回波损耗。

本发明还提供了一种非标准PCIe3.0接口测试系统，包括：

主板测试模块，用于分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；

判断模块，用于当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；

所述主板测试模块包括发射性能测试子模块和接收性能测试子模块；

所述发射性能测试子模块用于：

获取所述待测主板PCIe3.0接口的存储波形；

根据所述存储波形分析发射信号和参考时钟信号，得到眼图；

根据所述眼图判断是否通过发射性能测试；

所述接收性能测试子模块用于：

令CPU进入Loopback模式；

向所述CPU的接收信号中加入预设抖动信号；

获取所述CPU的发射端的发射信号；

根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。

优选地，所述非标准PCIe3.0接口测试系统还包括：

插卡测试模块，用于对非标准PCIe3.0插卡进行测试。

优选地，所述插卡测试模块具体用于：

获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；

判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。

优选地，所述S参数包括插入损耗和回波损耗。