[发明专利]一种CMOS器件抗单粒子闭锁的加固方法

说明书

本发明公开了一种CMOS器件抗单粒子闭锁的加固方法，对CMOS器件进行中子辐照，通过中子辐照引入位移损伤,使器件CMOS反相器内部寄生双极晶体管的电流增益降低到不致发生P‑N‑P‑N闭锁，该加固方法是一种外部加固方法，不增加生产器件的工艺步骤，不用针对单粒子闭锁效应重新设计器件版图，不增加原有系统的复杂性。因此，不会改变器件的固有尺寸，也不会增加外围电路。

技术领域

本发明涉及一种CMOS器件抗单粒子闭锁的加固方法，尤其适用于商用CMOS器件抗单粒子闭锁的加固。

技术背景

小卫星作为当前航天领域的一个重要研究方向，对于国防建设具有重大意义。为了降低研发成本、减轻质量以及缩短研发周期，在小卫星中采用商用CMOS器件是航天技术新的发展方向。

商用CMOS器件是指能够从市场上直接购买得到的现货器件，包含两层意思：一是指产品的级别是商业级或工业级，以区别于军用级和宇航级；二是产品有现货供应，不需要专门定制。目前，发达国家对于军用级和宇航级器件实行出口限制，而商用现货器件的引进相对比较宽松。而且商用器件的生产厂家多，选择余地大。一般的军用级、宇航级抗辐照器件的成本为1000到10000美元，而商用CMOS器件的成本为1到100美元。因此，小卫星上采用商用CMOS器件会大大降低研发升本，缩短研发周期。

由于未采用专门的加固措施,商用CMOS器件自身抗辐射能力弱于军用级和宇航级器件。可以预见的是，当采用商用CMOS器件的小卫星放在宇宙空间辐射环境中，就会受到辐射效应的影响产生性能退化甚至损伤。

单粒子闭锁(Single Event Latchup，SEL)是宇宙空间辐射环境对电子器件产生的辐射效应之一，它能在极短的时间内对硬件造成永久性的破坏，危害极大，因此宇航用电子器件是应该完全避免发生单粒子闭锁效应的。目前，行业规定小卫星上使用的器件抗单粒子闭锁的LET(Linear Energy Transfer)阈值应不低于75MeV·cm²/mg。这也就为商用CMOS器件在小卫星上的使用提出了更高的加固要求。

CMOS器件内部寄生的P-N-P-N四层结构如图1所示，类似于晶闸管结构。其中竖向的PNP管中，P⁺源极(接VDD)作为发射极E、N阱作为基极B、P型外延层作为集电极C；横向的NPN管中，N⁺源极作为发射极E、P型外延层作为基极B、N阱作为集电极C。

这种结构可以等效为两个三极管(PNP和NPN)正反馈连接如图2所示，在遭受重离子轰击时，半导体芯片内会产生大量的电子-空穴对，这些电子-空穴对在外电场和内建电场的共同作用下漂移或扩散，从而形成电流。这些电流流过P阱电阻R_P时如果产生足够大的压降，就会使寄生NPN晶体管的基极-发射极导通，使NPN管进入放大模式，同时NPN管的导通会使得有电流流过N阱电阻R_N，同样产生压降导致竖向的PNP管基极-发射极也正向偏置开启，这样PNP管也进入放大模式。PNP管的导通也使得流过R_P的电流增加，使得NPN管进一步导通。如此循环，最终导致两个寄生晶体管都饱和，在电源和地之间产生就会构成一个低阻通道，形成足以维持下去的大电流，这就是单粒子闭锁现象。在这种状态下，由于电流升高导致芯片温度急剧升高，进而会导致器件烧毁。

CMOS器件形成闭锁的必要条件如下：

(1)寄生NPN和PNP双极晶体管的电流增益乘积，即β_npn·β_pnp＞1。

(2)P-N-P-N四层结构处于正向偏压，并使寄生的NPN或PNP晶体管的发射极-基极处于正向偏压从而引起寄生晶体管导通。

(3)电源能向P-N-P-N四层结构提供的电流大于维持电流I_H。