[发明专利]一种基于FPGA的多路串口通信系统及方法

说明书

本发明提供了一种基于FPGA的多路串口通信系统及方法，其中，系统包括：包括读写控制模块及至少一路串口的FPGA、至少一个锁存器以及至少一个可读写存储芯片；FPGA的每一路串口与一个锁存器一一对应连接；每一个可读写存储芯片连接至少一个锁存器；串口用于接收读写控制模块发来的第一地址信号和第一业务数据，发给对应连接的锁存器；锁存器，用于锁存第一地址信号，以持续向对应的可读写存储芯片发送第一地址信号，以将接收到的第一业务数据发送到对应连接的可读写存储芯片；可读写存储芯片，用于根据接收到的第一地址信号将第一业务数据写入当前可读写存储芯片的第一目标地址。通过本发明的技术方案，可减少FPGA引脚使用数量。

技术领域

本发明涉及通信技术领域，特别涉及一种基于FPGA的多路串口通信系统及方法。

背景技术

随着通信技术的不断发展，基于FPGA(Field－Programmable Gate Array，现场可编程门阵列)实现多路串口通信的技术已日趋成熟。

目前，基于FPGA实现多路串口通信时，通过在FPGA内部集成多路串口，每一路串口与同一个上位机之间分别设置了不同的双端口可读写存储芯片，每一个双端口可读写存储芯片的第一端口通过m条数据线和n条地址线连接相应串口的数据信号端口和地址信号端口，第二端口通过m条数据线和n条地址线与上位机连接，相应的，每一路串口可利用对应的地址信号端口和数据信号端口向双端口可读写存储芯片发送地址信号和业务数据以在双端口可读写存储芯片的目标地址上写入业务数据。

可见，上述技术方案中，每一路串口在双端口可读写存储芯片中读写数据时，需要利用不同的信号线同时传输地址信号和业务数据以实现向双端口存储芯片的目标地址写入业务数据，使用信号线数量较多，即占用FPGA引脚数量较多；因此，如何减少FPGA引脚使用数量成为亟待解决的问题。

发明内容

本发明提供了一种基于FPGA的多路串口通信系统及方法，可减少FPGA引脚使用数量。

第一方面，本发明提供了一种基于FPGA的多路串口通信系统，包括：

包括读写控制模块及至少一路串口的FPGA、至少一个锁存器以及至少一个可读写存储芯片，其中，

所述FPGA的每一路串口与一个锁存器一一对应连接；

所述至少一个锁存器连接到所述至少一个可读写存储芯片；

每一路串口，用于接收读写控制模块发来的第一地址信号，发给对应连接的锁存器；接收读写控制模块发来的第一业务数据，发给对应连接的锁存器；

每一个锁存器，用于在接收到第一地址信号后，锁存所述第一地址信号，以持续向对应连接的可读写存储芯片发送第一地址信号；在接收到第一业务数据后，将第一业务数据发送到对应连接的可读写存储芯片；

每一个可读写存储芯片，用于根据接收到的第一地址信号将接收到的第一业务数据写入当前可读写存储芯片的第一目标地址。

进一步的，每一个所述串口，还包括：与对应的可读写存储芯片相连的地址信号端口；

所述地址信号端口，用于接收读写控制模块发送的第二地址信号，发给对应连接的可读写存储芯片；

每一个可读写存储芯片，用于根据接收到的第一地址信号和第二地址信号将接收到的第一业务数据写入当前可读写存储芯片的第二目标地址。

进一步的，每一个所述串口，还包括：

电平信号端口，用于接收读写控制模块发送的第一电平信号，发给对应连接的锁存器；接收读写控制模块发送的第二电平信号，发给对应连接的锁存器；

每一个锁存器，包括：信号控制模块、信号输入端口和信号输出端口，其中，