[发明专利]一种基于数据位宽重组的三维片上网络容错电路及其容错方法

说明书

本发明公开了一种基于数据位宽重组的三维片上网络容错电路及其容错方法，三维片上网络是由n层晶片组成，任意相邻两层晶片是通过多根TSV垂直连接，其特征是，在每层晶片上设置有容错电路；包括互连选择模块；数据位宽自适应重组模块；发送通道；接收通道；数据位宽逆重组模块。本发明能提高TSV的利用率，降低传输延迟，从而保证数据传输的正确性。

技术领域

本发明属于集成电路片上网络(NoC)的通信技术领域，尤其涉及一种基于位宽重组的弱优化容错电路及其容错方法。

背景技术

硅通孔(Through Silicon Via，TSV)技术是三维芯片中互联上下层不同模块的主要方法之一，然而由于制造工艺水平的限制，在芯片制作完成后会出现一些故障TSV，这些故障TSV会导致其互联的模块失效甚至整个芯片的失效，而容错电路可以减小故障TSV带来的影响，实现芯片正常的通信。

《16th IEEE International On-Line Testing Symposium》2010年115-120页中‘Configurable serial fault-tolerant link for communication in 3d integratedsystems’一文中提出使用串行通讯以及信号重映射方式，将数据映射到无故障通道上实现容错。其不足之处在于：该文所提的方案是先根据故障通道中功能正常的TSV数目对数据进行分组，再将分组后的数据映射到无故障通道上进行传输。考虑到数据分组的局限性，对于一定的容错目标，对数据进行分组后得到的数据宽度不一定等于功能正常的TSV的数目，这导致在数据映射到无故障通道上时会有TSV处于空闲状态，即无法在同一时间同时利用数据通道中所有无故障TSV，进而导致传输延迟的增加。

发明内容

本发明为克服现有技术的不足，提出了一种基于数据位宽重组的三维片上网络容错电路及其容错方法，旨在提高TSV的利用率，并降低传输延迟，从而能确保数据传输的正确性。

本发明为达到上述目的所采用的技术方案是：

本发明一种基于数据位宽重组的三维片上网络容错电路，所述三维片上网络是由n层晶片组成，任意相邻两层晶片是通过多根TSV垂直连接；其特点是，

在第i层晶片上设置有容错电路，所述第i个容错电路包括第i层容错电路发送端和第i个容错电路接收端；所述第i个容错电路发送端含有第i个发送通道、第i个互连选择模块、第i个数据位宽自适应重组模块；所述第i个容错电路接收端含有第i个接收通道和第i个数据位宽逆重组模块；所述第i个发送通道包括：第i个发送控制逻辑和第i个发送FIFO；所述第i个接收通道包括：第i个接收控制逻辑和第i个接收FIFO；1≤i≤n；

假设第i层晶片需要向第i+1层晶片连续发送位宽为N的原始数据；则所述第i层晶片通过第i个发送控制逻辑将外部的原始数据存入第i个发送FIFO；所述第i个数据位宽自适应重组模块获取所述第i层晶片和第i+1层晶片之间无故障TSV的个数M，并在所述第i个发送控制逻辑的控制下从所述第i个发送通道中依次读取N位的原始数据后，将所述N位的原始数据转换为M位的重组数据并发送给所述第i个互联选择模块；所述第i个互联选择模块将所述M位的重组数据通过M根无故障TSV发送给第i+1层晶片；1≤M≤N；

所述第i+1层晶片的互联选择模块接收所述M位的重组数据并传递给第i+1个接收通道；所述第i+1个接收通道通过第i+1个接收控制逻辑将所述M位的重组数据存入第i+1个发送FIFO；所述i+1个数据位宽重组模块依次不断读取M位的重组数据，并对所述重组数据的位数进行计数，当计数值C大于等于N时，所述第i+1个数据位宽重组模块将C位的重组数据恢复为N的原始数据并输出；