[发明专利]一种基于数据位宽重组的三维片上网络容错电路及其容错方法

权利要求书

1.一种基于数据位宽重组的三维片上网络容错电路，所述三维片上网络是由n层晶片组成，任意相邻两层晶片是通过多根TSV垂直连接；其特征是，

在第i层晶片上设置有容错电路，第i个容错电路包括第i个容错电路发送端和第i个容错电路接收端；所述第i个容错电路发送端含有第i个发送通道、第i个互联选择模块、第i个数据位宽自适应重组模块；所述第i个容错电路接收端含有第i个接收通道和第i个数据位宽逆重组模块；所述第i个发送通道包括：第i个发送控制逻辑和第i个发送FIFO；所述第i个接收通道包括：第i个接收控制逻辑和第i个接收FIFO；1≤i≤n；

假设第i层晶片需要向第i+1层晶片连续发送位宽为N的原始数据；则所述第i层晶片通过第i个发送控制逻辑将外部的原始数据存入第i个发送FIFO；所述第i个数据位宽自适应重组模块获取所述第i层晶片和第i+1层晶片之间无故障TSV的个数M，并在所述第i个发送控制逻辑的控制下从所述第i个发送通道中依次读取N位的原始数据后，将所述N位的原始数据转换为M位的重组数据并发送给第i个互联选择模块；所述第i个互联选择模块将所述M位的重组数据通过M根无故障TSV发送给第i+1层晶片；1≤M≤N；

所述第i+1层晶片的互联选择模块接收所述M位的重组数据并传递给第i+1个接收通道；所述第i+1个接收通道通过第i+1个接收控制逻辑将所述M位的重组数据存入第i+1个发送FIFO；i+1个数据位宽自适应重组模块依次不断读取M位的重组数据，并对所述重组数据的位数进行计数，当计数值C大于等于N时，第i+1个数据位宽自适应重组模块将C位的重组数据恢复为N的原始数据并输出；

假设第i+1层晶片需要向第i层晶片连续发送位宽为N的原始数据；则所述第i+1层晶片通过第i+1个发送控制逻辑将外部的原始数据存入第i+1个发送FIFO；所述第i+1个数据位宽自适应重组模块获取所述第i层晶片和第i+1层晶片之间无故障TSV的个数M，并在所述第i+1个发送控制逻辑的控制下从所述第i+1个发送通道中依次读取N位的原始数据后；将所述N位的原始数据转换为M位的重组数据并发送给第i+1个互联选择模块；所述第i+1个互联选择模块将所述M位的重组数据通过M根无故障TSV发送给第i层晶片；1≤M≤N；

所述第i层晶片的互联选择模块接收所述M位的重组数据并传递给第i个接收通道；所述第i个接收通道通过第i个接收控制逻辑将所述M位的重组数据存入第i个发送FIFO；所述第i个数据位宽逆重组模块依次不断读取M位的重组数据，并对所述重组数据的位数进行计数，当计数值C大于等于N时，所述第i个数据位宽逆重组模块将C位的重组数据恢复为N位的原始数据并输出；从而实现第i层晶片与第i+1层晶片之间双向数据传输的容错功能。

2.根据权利要求1所述的三维片上网络容错电路，其特征是，任意一个数据位宽自适应重组模块包括：移位寄存器Q、初始化控制器、有效数据计数器和移位控制器；

所述移位寄存器Q获取无故障TSV的个数M；

所述初始化控制器对所述移位寄存器Q进行初始化处理，将2个N位的原始数据存入所述移位寄存器Q中；同时，所述有效数据计数器对所述移位寄存器Q中数据的位数进行计数，获得计数值C；

所述移位寄存器Q通过所述移位控制器将高M位数据移出，从而形成M位的重组数据；

所述移位控制器将所述移位寄存器Q中剩余的C-M位数据向高位移动M位；同时，所述有效数据计数器对所述移位寄存器Q中数据的位数进行计数，获得计算值C′＝C-M；

所述移位控制器判断C′是否满足加载条件，当满足加载条件时，所述移位控制器将发送FIFO中的下一个N位原始数据加载到移位寄存器Q中，同时，所述有效数据计数器对所述移位寄存器Q中数据的位数进行计数，获得计算值C″＝C-M+N；从而完成加载过程；

所述移位寄存器Q中将下一个高M位数据移出；从而完成移位过程；

以所述移位过程和加载过程的循环实现将N位的原始数据转换为M位的重组数据。