[发明专利]一种高速多模式循环移位的电路

说明书

本发明提供了一种高速多模式循环移位的电路，包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为输出位置层，每级包含若干mux，每个mux具有指向下级两个mux的传输路径。参数产生逻辑电路用于根据待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径信息产生各个mux路径选择的控制编码。参数寄存器用于对控制编码进行存储，并传输到相关的mux层。本发明高效快速实现各种粒度的循环移位运算，为高速密码实现提供强力支撑。

技术领域

本发明对称密码算法领域，尤其涉及一种高速多模式循环移位的电路。

背景技术

循环移位运算是对称密码算法中最常见的运算之一，常见的有8/16/32比特数据的循环，高效快速实现各种粒度的循环移位运算可为高速密码实现提供强力支撑。

发明内容

为解决上述问题，本发明提供了一种高速多模式循环移位的电路，包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。该电路可实现并行4个8比特数据的循环右移、并行2个16比特数据的循循环右移或者1个32比特数据的循环右移，其中循环右移位数为5比特；当移位模式为8比特时，移位位数的最高2比特数据控制4个8比特数据以8比特为粒度的循环右移，移位位数的最低3比特数据控制4个8比特数据内部比特粒度的循环右移；当移位模式为16比特时，移位位数的最高1比特数据控制2个16比特数据以16比特为粒度的循环右移，移位位数的最低4比特数据控制2个16比特数据内部比特粒度的循环右移；当移位模式为32比特时，移位位数整个5比特数据控制32比特数据内部比特粒度的循环右移。

inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为输出位置层，每级包含若干mux，每个mux具有指向下级两个mux的传输路径。

参数产生逻辑电路用于根据待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径产生每层各个mux路径选择的控制编码。

参数寄存器用于对控制编码进行存储，并传输到相关的mux层。

进一步的，2ⁿ比特数据循环左移或右移s比特需要n层mux层，在第j层，2^j个数据完成循环右移smod2^j位，在j+1层，2^j+1个数据完成循环右移smod2^j+1位，j+1层的控制编码cb_j+1为

其中，j大于或者等于1，小于n；s[j]为将S换算为二进制字符串时第j位数值。

附图说明

图1为本发明电路结构框图。

图2为本发明inverse butterfly结构数据交换网络示例。

图3为单比特数据在图2所示结构中的交换过程示例。

图4为循环右移s位示意图。

图5为参数产生逻辑电路示例。

具体实施方式

如图1所示，本发明所述电路包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。