[发明专利]一种JTAG接口与内部用户逻辑之间的连接装置

说明书

技术领域

本发明涉及JTAG技术领域，尤其涉及一种JTAG接口与芯片内部用户逻辑之间的连接装置。

背景技术

近年来，随着微处理器技术的发展，越来越多的处理器和逻辑器件采用JTAG(Joint Test Action Group)接口作为其内核与PC机通信的中介。JTAG接口是IEEE1149.1规定的一种边界扫描协议，JTAG协议常用于芯片内部测试，现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA(Field－Programmable Gate Array)器件等。在FPGA中，JTAG接口可作为配置功能模块的一部分，PC机可通过JTAG接口对FPGA作编程配置，也可以通过JTAG接口访问内部用户逻辑(User APP IP)。User APP IP可以是调试工具，比如内嵌Debug core逻辑分析仪、SERDES调试工具、虚拟IO工具，也可以是一些测试寄存器、DEMO设计接口等。

现有的JTAG接口与内部用户逻辑连接方法，如图1所示，把JTAG接口连接一个控制器处理模块，再以控制器处理模块为中心，输出多路总线去连接各个内部用户逻辑，属于星型结构。当有n个内部用户逻辑时，从控制器处理模块输出n路总线去连接各个内部用户逻辑。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：控制器处理模块到内部用户逻辑的接口连线过多，会占用过多的FPGA布线资源，由于控制器处理模块作为核心处理模块占用较多的逻辑资源使得系统时序性能不高。

发明内容

本发明提供的一种JTAG接口与内部用户逻辑之间的连接装置，能够减少FPGA布线资源，提高系统时序性能。

本发明提供一种JTAG接口与内部用户逻辑之间的连接装置，所述装置包括集线器模块，JTAG接口通过JTAG总线与所述集线器模块连接，所述集线器模块通过一路集线器接口总线连接多个内部用户逻辑，所述多个内部用户逻辑通过对应所述各内部用户逻辑的片选信号选择通信。

可选地，所述集线器模块包括：

判断解析模块，用于对所述加载到JTAG接口上的数据进行奇偶帧判断解析，奇数帧时传输控制信息，偶数帧时传输传递给内部用户逻辑的数据信息；

寄存器值生成模块，用于当所述加载到JTAG接口上的数据为奇数帧时，对所述数据进行串并变换，得到控制寄存器值；

集线器接口总线数据生成模块，用于当所述加载到JTAG接口上的数据为偶数帧时，将所述数据直接传输给集线器接口总线；并当所述加载到JTAG接口上的数据为奇数帧时，根据所述寄存器值生成模块得到的寄存器值获得集线器接口总线上的每个内部用户逻辑的片选信号以及各个内部用户逻辑中的逻辑子模块标识信号。

可选地，所述集线器接口总线数据生成模块还用于将来自所述JTAG总线上的JTAG的CAPTURE DR状态位信号传递至集线器接口总线上。

可选地，所述集线器模块还包括：

集线器接收模块，用于根据所述控制寄存器值hub_data选择接收来自各内部用户逻辑回传的JTAG的输出信号；

JTAG输出信号传输模块，用于当所述加载到JTAG接口上的数据为奇数帧时将所述控制信息传输至JTAG总线，当所述加载到JTAG接口上的数据为偶数帧时将传输至所述集线器接收模块的JTAG输出信号回送至JTAG总线。

本发明实施例提供的JTAG接口与内部用户逻辑之间的连接装置，多个内部用户逻辑连接在同一个总线上，通过片选信号选择通信，由于该装置只有一路总线，故而减少了芯片的布线资源。同时集线器模块处理也简单化，标准化，同时优化了逻辑结构，提高了时序性能。

附图说明

图1为现有技术中JTAG接口与内部用户逻辑连接方案结构示意图；

图2为本发明实施例提供的JTAG接口与内部用户逻辑之间的连接装置的结构示意图；

图3为本发明实施例提供的集线器模块的结构示意图；

图4为本发明实施例提供的集线器模块与JTAG接口的时序图；

图5为本发明实施例提供的集线器模块与内部用户逻辑接口的时序图。

具体实施方式