[发明专利]沟槽型超级结的制造方法

说明书

本发明公开了一种沟槽型超级结的制造方法，包括步骤：步骤一、提供表面形成有第一导电类型外延层的半导体衬底；步骤二、在第一导电类型外延层中形成多个沟槽。步骤三、在沟槽中填充第二导电类型外延层，包括分步骤：步骤31、进行速率较快的第一次外延生长在沟槽的底部填充第一外延子层，以提高生产速率；步骤32、进行速率较慢的第二外延生长在沟槽的顶部填充第二外延子层，以保证和提高第二导电类型薄层性能。步骤四、进行化学机械研磨工艺将沟槽外部的第二导电类型外延层去除并组成超级结。本发明不仅能提高超级结的薄层的性能，还能提高外延填充速率、降低工艺成本。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽型超级结的制造方法。

背景技术

超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法中包括沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(ERI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。这种工艺的最大难点在于在沟槽中填充硅外延。

现有技术中，外延如硅外延填充效果和填充时间成正比，填充时间越长，硅缺陷越少；填充时间减少，填充效果变差。如图1A所示，是现有方法中硅外延填充速率较慢时沟槽填充照片；填充于沟槽中的硅外延层101a具有较少的缺陷，从而使得硅外延层101a的质量较好。如图1B所示，是现有方法中硅外延填充速率较块时沟槽填充照片；填充于沟槽中的硅外延层101b具有较多的缺陷，缺陷如标记102所示，这会使得硅外延层101b的质量较差。

图1B所示的硅外延层101b由于质量较差而无法应用于性能要求较高的超级结器件，为了获得更好的器件性能，常常需要大幅增加填充时间，也即形成图1A所示的硅外延层101a，在半导体集成电路制造领域中，时间就是成本，填充时间增加后会大大提高生产成本，消弱竞争优势。所以现有技术中，超级结的薄层性能和生产成本对外延填充沟槽的速率的要求正好矛盾，无法实现两者的同时提高。

发明内容

本发明所要解决的技术问题是提供一种沟槽型超级结的制造方法，不仅能提高超级结的薄层的性能，还能提高外延填充速率、降低工艺成本。

为解决上述技术问题，本发明提供的沟槽型超级结的制造方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面形成有第一导电类型外延层。

步骤二、采用光刻刻蚀工艺在所述第一导电类型外延层中形成多个沟槽。

步骤三、采用外延生长中在所述沟槽中填充第二导电类型外延层，所述第二导电类型外延层的外延生长工艺包括如下分步骤：

步骤31、进行第一次外延生长在所述沟槽的底部填充具有第二导电类型掺杂的第一外延子层。

步骤32、进行第二外延生长在所述沟槽的顶部填充具有第二导电类型掺杂的第二外延子层；由所述第一外延子层和所述第二外延子层叠加形成所述第二导电类型外延层。

所述第一次外延生长的速率大于所述第二次外延生长的速率，利用外延生长速率越小、外延填充沟槽的缺陷越少的特点在所述沟槽的顶部形成具有缺陷少的所述第二外延子层；所述第二外延子层的深度要求设置为大于超级结器件的P型体区的深度，使后续由填充于所述沟槽的所述第二导电类型外延层组成第二导电类型薄层的性能由所述第二外延子层决定，在通过所述第二外延子层使所述第二导电类型薄层的性能得到保持或提高的条件下，通过提高所述第一次外延生长的速率来提高整个沟槽的外延填充速率。