[发明专利]一种改进的可变码速率载波同步Costas环路设计

权利要求书

1.一种基于Costas环可变码速率载波同步结构，其步骤在于， 中频输入信号经过A/D采样后，将接收到的模拟信号转换为数字信号， 即Costas环的输入信号；输入信号进入Costas环后，分为I、Q两 条支路，分别与NCO产生的正交载波相乘得到混频数据；混频数据经 过LPF后得到i_k、q_k两路信号；将输出的i_k、q_k信号输入到鉴相模 块进行相位误差计算，获得相位误差值；然后经环路滤波器模块后， 得到误差控制信号(频率控制字)，控制NCO调整输出频率，逐渐缩小 本地载波与调制载波之间的相位差，最终完成载波同步。

2.根据权利要求1所述的过程，本地NCO采用DDS原理设计。 DDS(直接数字频率合成)是一种新的频率合成技术，具有频率分辨 率高、频率转换速度快且相位连续、输出信号精度高等优点。具体的 实现采用Vivado13.3软件中自带的IPCore进行设计，其中频率控 制字的计算公式为N表示频率控制字位宽，f_out表示 输出频率，f_clk为系统的采样频率。外部控制器中的频率控制字模块 可以对输出频率进行设置，当输出频率改变时，外部控制器会将计算 得到的频率控制字下发给内部控制器，内部控制器接收到更新指令后 更新频率控制字。

3.根据权利要求1所述的过程，低通滤波器具体实现采用集成开 发环境Vivado13.3自带的FIR滤波器IPCore。滤波器系数由外部 控制器的系数生成器生成，并由通道传给内部控制器，然后通过系数 重载导入IP核，可变带宽低通滤波器系数的数据位宽为16位，受外 部控制器控制。当接收机接收的输入信号的码速率变化时，需要根据 实际情况对外部控制器中系数生成器的三个输入端的数据进行实时 设置，将获得的参数值下发给内部控制器，以系数重载的方式将接收 到的系数值更新到FPGA的IPCore中。因此实现对低通滤波器系数的 修改。

4.根据权利要求1所述的过程，环路滤波器C₁、C₂的值也可以 由外部控制器改变。当码速率改变时，外部控制器会根据式(7)(8) 计算相应的值，通过外部控制器中上位机的算法，将得到的两组值分 别下发给FPGA；FPGA更新C₁、C₂实现可变码速率的快速载波同步。

5.本发明选取常用的QPSK信号作为Costas环的输入信号。为便于分 析，仿真图是由输入数据经过Costas环载波同步结构后，由FPGA 将产生的数据保存在文本文档中，然后利用MATLAB中画出其波形仿 真波形。