[发明专利]D触发器

权利要求书

1.一种D触发器，适于输入第一时钟信号和第一数据信号，输出第二数据信号和第三数据信号，所述第三数据信号与所述第二数据信号相反；其特征在于，所述D触发器包括：

脉冲信号发生电路，适于输入所述第一时钟信号、第一数据信号、第二数据信号和第三数据信号并产生时钟脉冲信号，其中，响应于所述第一时钟信号的上升沿和下降沿，如果所述第一数据信号与第二数据信号相反，则所述脉冲信号发生电路生成的时钟脉冲信号为脉冲信号，否则所述时钟脉冲信号保持低电平；

锁存电路，适于当所述时钟脉冲信号为低电平时，锁存所述第二数据信号和第三数据信号，当所述时钟脉冲信号为高电平时，采样并传输所述第一数据信号和与所述第一数据信号相反的数据信号，以分别作为所述第二数据信号和第三数据信号。

2.如权利要求1所述的D触发器，其特征在于，所述脉冲信号发生器包括：

充放电节点，与电源电连接；

第一时钟开启电路，所述第一时钟开启电路的输入端连接所述充放电节点，响应于所述第一时钟信号的上升沿，所述第一时钟开启电路的输出端和输入端之间的通路在第一预设时间窗口内导通；

第二时钟开启电路，所述第二时钟开启电路的输入端连接所述充放电节点，其输出端连接所述第一时钟开启电路的输出端，响应于所述第一时钟信号的下降沿，所述第二时钟开启电路的输出端和输入端之间的通路在第二预设时间窗口内导通；

脉冲翻转控制电路，所述脉冲翻转控制电路的输入端连接所述第一时钟开启电路和第二时钟开启电路的输出端，所述脉冲翻转控制电路的输出端接地，当所述第一数据信号与前一周期的第二数据信号相反时，所述脉冲翻转控制电路的输出端和输入端之间的通路导通；

第一反相器，所述第一反相器的输入端连接所述充放电节点，所述第一反相器的输出端输出所述时钟脉冲信号。

3.如权利要求2所述的D触发器，其特征在于，所述脉冲翻转控制电路包括：

第一数据开启电路和第二数据开启电路，其中，

所述第一数据开启电路的第一端和第二数据开启电路的第一端相连，并作为所述脉冲翻转控制电路的输入端；

所述第一数据开启电路的第二端和第二数据开启电路的第二端相连并接地；

所述第一数据开启电路适于输入所述第一数据信号和第三数据信号；

所述第二数据开启电路适于输入所述第二数据信号和第四数据信号，所述第四数据信号与所述第一数据信号相反。

4.如权利要求3所述的D触发器，其特征在于，所述第一数据开启电路包括：

第一NMOS晶体管和第二NMOS晶体管；其中，

所述第一NMOS晶体管的栅极适于输入所述第一数据信号，所述第一NMOS晶体管的源极连接所述第二NMOS晶体管的漏极，所述第一NMOS晶体管的漏极连接所述脉冲翻转控制电路的输入端；

所述第二NMOS晶体管的栅极适于输入所述第三数据信号，所述第二NMOS晶体管的源极接地。

5.如权利要求3所述的D触发器，其特征在于，所述第二数据开启电路包括：

第三NMOS晶体管和第四NMOS晶体管；其中，

所述第三NMOS晶体管的栅极适于输入所述第四数据信号，所述第三NMOS晶体管的源极连接所述第四NMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接所述脉冲翻转控制电路的输入端；

所述第四NMOS晶体管的栅极适于输入所述第二数据信号，所述第四NMOS晶体管的源极接地。

6.如权利要求2所述的D触发器，其特征在于，所述充放电节点经由第一PMOS晶体管连接至电源，所述第一PMOS晶体管的源极接电源，所述第一PMOS晶体管的栅极接地，所述第一PMOS晶体管的漏极连接所述充放电节 点。

7.如权利要求2所述的D触发器，其特征在于，所述第一时钟开启电路包括：

第五NMOS晶体管和第六NMOS晶体管；其中，

所述第五NMOS晶体管的漏极连接所述充放电节点，所述第五NMOS晶体管的栅极适于输入所述第一时钟信号，所述第五NMOS晶体管的源极连接所述第六NMOS晶体管的漏极；

所述第六NMOS晶体管的源极连接所述脉冲翻转控制电路的输入端，所述第六NMOS晶体管的栅极适于输入第四时钟信号，所述第四时钟信号与第一时钟信号反相，并且所述第四时钟信号相对于所述第一时钟信号具有第三延时。