[发明专利]用于转换编码格式的硬件装置和方法

说明书

描述了与转换编码格式相关的方法和装置。在一个实施例中，一种硬件处理器包括：解码电路，用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及执行电路，用于执行所述指令以：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。

技术领域

本公开总体上涉及电子设备，并且更具体地，本公开的实施例涉及用于转换编码格式的硬件处理器。

背景技术

一个或一组处理器执行来自指令集、例如指令集架构(instruction setarchitecture，ISA)的指令。所述指令集是与编程相关的计算机架构的一部分，并且通常包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出(I/O)。应当注意的是，本文中的术语指令可以指宏指令，例如，提供给处理器以供执行的指令，或者是指微指令，例如，由处理器的解码器对宏指令进行解码而产生的指令。

附图说明

本公开是通过示例的方式来说明的，并且不限于各个附图的图示，在附图中，相同的附图标记表示类似的元件，并且在附图中：

图1展示了根据本公开的实施例的硬件处理器。

图2展示了根据本公开的实施例的用于解码和执行编码格式转换指令的硬件处理器。

图3展示了根据本公开的实施例的编码格式转换指令的格式。

图4展示了根据本公开的实施例的编码格式转换操作的伪代码。

图5展示了根据本公开的实施例的对两个编码格式转换指令的执行

图6展示了根据本公开的实施例的编码格式转换操作的流程图。

图7展示了根据本公开的实施例的流程图。

图8A是展示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图8B是展示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图9A是展示根据本公开的实施例的图8A和图8B中的通用向量友好指令格式的字段的框图。

图9B是展示根据本公开的一个实施例的构成完整操作码字段的具有图9A中的专用向量友好指令格式的字段的框图。

图9C是展示根据本公开的一个实施例的构成寄存器索引字段的具有图9A中的专用向量友好指令格式的字段的框图。

图9D是展示根据本公开的一个实施例的构成扩充操作字段850的具有图9A中的专用向量友好指令格式的字段的框图。

图10是根据本公开一个实施例的寄存器架构的框图

图11A是展示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。

图11B是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。

图12A是根据本公开的实施例的单个处理器核以及它至管芯上互连网络的连接及其二级(L2)高速缓存的本地子集的框图。

图12B是根据本公开的实施例的图12A中的处理器核的一部分的展开图。

图13是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器的框图。