[发明专利]高效率半交叉耦合去耦电容器

说明书

去耦电容器电路设计在不牺牲面积效率的情况下促进了高工作频率。为了解除高工作频率和面积效率的有时相反的设计标准，以半交叉耦合(HCC)的方式来连接p沟道场效应晶体管(PFET)和n沟道场效应晶体管。然后由至少一个面积有效电容(AEC)器件来补充HCC电路。半交叉耦合晶体管满足了高频设计要求，同时AEC器件满足了高面积效率要求。该设计消除了一些常规的DCAP设计中工作频率和面积效率之间固有的不期望的折中。

技术领域

本公开一般涉及用于抑制电源噪声的去耦电容器电路设计，所述去耦电容器电路设计提供高工作频率和高面积效率。

背景技术

去耦电容器(DCAP)是用于超大规模集成电路(VLSI)设计的配电网络(PDN)的重要部件。这些去耦电容器通过电容器来减少由有源电路元件引起的电源噪声，由此抑制电路中将变为活动的其他元件所察觉到的电源噪声。

对于DCAP设计而言有几个考虑因素是很重要的，包括高面积效率、稳健的电性能以及适当的目标工作频率。然而，一些DCAP设计容易受到静电放电(ESD)事件的损害，特别是当晶体管设计进入到超深亚微米和finFET工艺节点时。此外，旨在使DCAP对ESD损害更有抵抗的设计常常会受到高面积效率和高频工作之间的固有折中的阻碍。

发明内容

在实施例中，提供了在不牺牲面积效率的情况下产生高工作频率的去耦电容器(DCAP)电路。为了解除高工作频率和面积效率的有时相反的设计要求，以半交叉耦合(HCC)的方式来连接p沟道场效应晶体管(PFET)和n沟道场效应晶体管，并且由至少一个面积有效电容(AEC)器件来补充由此产生的HCC电路。半交叉耦合FET满足了高频设计要求，同时AEC器件满足了高面积效率要求。因此，HCC FET的尺寸能够独立于面积效率来设置电路的工作频率，同时AEC器件的尺寸能够独立于工作频率来设置面积效率。从而，本文所描述的DCAP设计消除了一些常规的DCAP设计中工作频率和面积效率之间固有的不期望的折中。

一个实施例提供了一种去耦电容器电路，其包括第一p沟道场效应晶体管(PFET)；第一n沟道场效应晶体管(NFET)；以及至少一个电容器件，其中第一PFET的第一PFET源极和第一PFET主体连接到电压源，第一NFET的第一NFET源极和第一NFET主体接地，至少一个电容器件连接到第一PFET的第一PFET栅极或第一NFET的第一NFET栅极中的至少一个，并且包含至少一个电容器件，在不改变去耦电容器电路的频率响应的情况下增加了去耦电容器电路的面积效率。

提供了一种用于抑制电源噪声的方法，其包括：将第一p沟道场效应晶体管(PFET)的第一源极和第一主体连接到电压源；将n沟道场效应晶体管(NFET)的第二源极和第二主体接地；将第一PFET的第一漏极连接到NFET的第一栅极；将NFET的第二漏极连接到第一PFET的第二栅极；将第二PFET的第三漏极、第三源极和第三主体连接到电压源；以及将第二PFET的第三栅极连接到第一PFET的第二栅极。

一个实施例提供了一种用于抑制电源噪声的系统，其包括：第一p沟道场效应晶体管(PFET)，其中第一PFET的第一PFET源极和第一PFET主体连接到电压源；第一n沟道场效应晶体管(NFET)，其中第一NFET的第一NFET源极和第一NFET主体接地；以及第二NFET，其中第一PFET的第一PFET漏极连接到第一NFET的第一NFET栅极，第一NFET的第一NFET漏极连接到PFET的第一PFET栅极，第二NFET的第二NFET漏极、第二NFET源极和第二NFET主体接地，并且第二NFET的第二NFET栅极连接到第一NFET的第一NFET栅极。

附图说明

图1是示出了DCAP设计的示例性方法的电路图。

图2是示出了示例性半交叉耦合DCAP设计方法的电路图。

图3是提供了高面积效率和高频工作的示例性DCAP设计的电路图。