[发明专利]存储器的访问系统及方法

说明书

一种存储器的访问系统及方法，所述系统包括：存储器(21)、控制器(23)与冗余消除单元(22)；所述存储器为多路组存储器(21)；所述冗余消除单元(22)记录M条记录项，所述每条记录项用于保存所述每个存储组中已存储数据块的标签；所述控制器(23)确定读数据块和所述读数据块的目标存储组，向所述冗余消除单元(22)发送查询消息，所述查询消息携带所述读数据块的目标存储组的组标识和所述读数据块的标签；所述冗余消除单元(22)根据所述读数据块的目标存储组的组标识，确定所述目标存储组的组标识对应的记录项，将所述读数据块的标签与所述读数据块的目标存储组对应的记录项中的已存储的数据块的标签进行匹配，若匹配失败，向所述控制器(23)发送读数据未命中的查询响应消息。

技术领域

本发明涉及存储器技术领域，特别涉及存储器的访问系统及方法。

背景技术

片内高速缓存(Cache)是当前单核处理器、多核处理器和众核处理器等多种类型处理器中的必备部件，当前的高速缓存结构普遍采用路组相联结构。但是在访问路组相连的高速缓存时，需要使能高速缓存中的所有缓存路(N路)，并将访存地址中取出的标志位(Tag)与访存地址对应的缓存行中的所有标志位并行比较，并且得到是否与缓存行中其中一个标志位相同的比较结果。每次并行比较，最多与缓存行中的一项标志位相同，且此时称为高速缓存访问命中(Cache Hit)，即即使在命中的情况下，也会造成至少N-1次的冗余访问；如果与缓存行中的所有标志位比较都不相同，则发生缓存访问缺失(Cache Miss)，即造成至少N次冗余访问。

在多核处理器，如SMT处理器中，当多个硬件线程共享高速缓存时，同一个缓存行中的缓存块属于同一个线程的概率降低，即在一个缓存块已经被一个线程占用之后，如果另外一个线程也需要访问这个缓存块时，需要使能所有的存储路，在经过N次tag比较之后，才能确定访问缺失，然后再将缓存块中的数据替换出去，将需要访问的数据从内存中替换进来，因而使不同线程所占有的高速缓存块彼此替换的比例增高，从而使得高速缓存冗余访问的问题更为严重。

发明内容

本发明实施例提供数据写入控制装置及方法，通过两种不同写入模式的转换，提高写入装置及方法的程序执行效率。

本发明实施例的第一方面提供一种存储器的访问系统，包括：存储器、控制器与冗余消除单元；

所述存储器，包括M×N个存储块，每行存储块组成一个存储组，每列存储块组成一个存储路，每个存储组设置有组标识，所述M或N为大于等于2的正整数；

所述冗余消除单元，用于记录M条记录项，每条记录项对应于所述每个存储组，所述每条记录项用于保存所述每个存储组中已存储数据块的标签；

所述控制器，用于接收数据读请求，确定读数据块和所述读数据块的目标存储组，向所述冗余消除单元发送查询消息，所述查询消息携带所述读数据块的目标存储组的组标识和所述读数据块的标签；

所述冗余消除单元，用于根据所述读数据块的目标存储组的组标识，确定所述目标存储组的组标识对应的记录项，将所述读数据块的标签与所述读数据块的目标存储组对应的记录项中的已存储的数据块的标签进行匹配，若匹配失败，向所述控制器发送读数据未命中的查询响应消息。

结合第一方面，在第一种可能的实现方式中，所述控制器，还用于接收数据写请求，确定写数据块的目标存储组和所述写数据块的标签，将所述写数据块存储到所述目标存储组中的目标存储块，并将所述写数据块的目标存储组的组标识以及所述写数据块的标签发送到所述冗余消除单元；

所述冗余消除单元，还用于根据所述写数据块的目标存储组的组标识，在所述写数据块的目标存储组的组标识对应的记录项中记录所述写数据块的标签。

结合第一方面或者第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述冗余消除单元中的所述每条记录项包含N个记录位，每个记录位对应于所述每个存储组中每个存储块；