[发明专利]使用穿硅过孔栅极的竖直晶体管

说明书

描述了使用穿硅过孔作为栅极的竖直晶体管。在一个示例中，结构包括衬底；衬底中的过孔，过孔被填充有导电材料并具有电介质内衬；耦合到过孔的深阱；耦合到深阱的、具有漏极接触部的漏极区；位于漏极区与过孔之间的、具有源极接触部的源极区；以及位于过孔之上的栅极接触部。

技术领域

本说明书涉及半导体电子器件中的晶体管，并且具体而言涉及形成在具有作为栅极的过孔的衬底中的晶体管。

背景技术

半导体芯片中的晶体管持续缩小，以便降低成本、尺寸和功耗。当芯片上的器件变得更小时，用于驱动晶体管的电压也变得更小。虽然几年以前的芯片在3到5伏下进行操作，但较新的芯片在1伏或更小电压下进行操作。这不仅减小了芯片所需的总功率，而且减小了损耗的或被芯片浪费并转换成热的功率的量。减小由芯片产生的热量允许芯片的封装更小。还允许散热片和芯片的空气循环减少。

在另一方向上，将更多的电路加入到每个芯片，以便减少构建系统所需的芯片的总数量。这降低了容纳芯片的系统的尺寸、复杂性和功耗。针对SOC(片上系统)，设计者努力将完整系统的所有电路放置在一个芯片上和一个封装中。已经针对一些简单的器件达到SOC目标。对于更复杂的器件，存在将所有部件放置在同一类型的芯片上的困难。针对SiP(系统级封装)，设计者努力将系统的所有电路放置在一个封装中。封装包括多于一个芯片，以便可以使用不同类型的芯片来制造不同类型的电路。虽然SiP的芯片较容易设计和封装，但制造多个芯片比制造一个芯片通常更昂贵。同样，将几个芯片封装在一起比封装单个芯片也更昂贵。

对于真实SOC，芯片必须包括逻辑单元和存储器电路连同功率电路。对于一些系统，芯片还必须包括模拟音频放大器、基带音频电路以及可能包括射频复用器、放大器和其它较高功率器件。低功率CMOS(互补型金属氧化物半导体)技术已经针对低功率逻辑单元和存储器良好确立。可以通过修改标准CMIS器件来制造较高功率电路。作为示例，存在扩展的漏极器件和横向漂移沟道器件。

附图说明

通过示例的方式而非限制的方式在附图的图中示出了实施例，其中相似的附图标记指代相似的元件。

图1是根据实施例的具有用作栅极的过孔的晶体管的截面侧视图。

图2是根据实施例的图1的晶体管的顶视图。

图3是根据实施例的具有用作栅极的过孔的替代的圆形晶体管的顶视图。

图4-10是根据实施例的图1的晶体管的制造阶段的侧截面视图。

图11-16是根据实施例的图1的晶体管的替代的制造阶段的侧截面视图。

图17是根据实施例的并入已测试的半导体管芯的计算设备的方框图。

具体实施方式

可以使用作为栅极的TSV(穿硅过孔)来形成竖直晶体管。这样的晶体管特别适合于超高功率应用。使用作为栅极电极的TSV和作为栅极电介质的TSV隔离层提供了还与CMOS(互补型金属氧化物半导体)逻辑制造工艺兼容的晶体管中的大的电压承载能力。

TSV可以被设计成经受高电压。可以通过将TSV隔离内衬的厚度一直增加到厚至100nm-300nm来增加由TSV承载的电压。还可以使用深n阱注入，其中漏极可以急剧地渐变，以最小化泄漏。可以制造具有不同的掺杂密度的深n阱叠置体。这在高电压被施加到漏极和沟道界面之前允许跨n阱的电位的大下降。

在TSV周围的竖直晶体管还用作下层堆叠的芯片中的低电压晶体管的高电压保护环。在逻辑单元在1.5V或更小电压下进行操作的CMOS工艺中，所述竖直晶体管可以承载大于20V的电压。这部分地通过使用TSV隔离内衬作为厚隔离氧化物而变得可能。