[发明专利]分频器

说明书

技术领域

本发明涉及分频器，具体来说但并不排除用于数字无线电发射器和接收器中的调谐应用的锁相回路的频率合成器中的那些。

背景技术

在无线电通信中，有必要能够合成不同频率的周期性信号以采用不同预定义信道调节发射器和接收器。通常出于此目的，采用锁相回路(PLL)。频率变化通过PLL的反馈回路中的可变计数分频器实现。

具有可变模数预缩放器(VMP)的可编程分频器是已知用于PLL的反馈回路中的。然而申请人理解到在一些情况下由于已知的布置通常将给出非常不均匀的占空比，所以已知的布置遭受缺陷。虽然这在使用边缘触发相位检测器的典型PLL本身中未必成问题，但是申请人理解到通过对其进行寻址，所得时钟信号能够用于其它目的而无需必须提供其它专用时钟。

发明内容

当从第一方面查看时本发明提供可变分频器布置，所述可变分频器布置经布置以通过可变数量D除以传入信号的频率以提供所得信号，所述布置包括：

第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；

第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及

控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以选择N和A使得所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。

因此根据本发明所属领域的技术人员将看到分频器在两个阶段中实施，就时钟速度和功率而言这是高效的，并且对于D和P的给定值，N和A的值可以选自一系列奇数和偶数整数以提供更均匀的占空比。这是有利的因为它允许所得时钟用于电路的需要稳定的频率时钟的其它部分，这意味着占空比必须接近50％。可变分频器的直截了当的实施方案并不能实现这一点。

在实施例的集合中，分频器进一步包括将所述所得信号转化为具有双倍频率的时钟信号的布置。频率加倍是有利的，因为它提供到第二计数器输出的较高频率时钟同步，并且这已被证实适用于并入有分频器布置的电路的其它部分。

在实施例的集合中，所述控制器经布置以使用查找表基于D的值确定N和A的值。这允许所述值针对任何给定情形得到优化并且因此实现接近50％的占空比。在一些实施例中，可以实现小于50％达0.5％的占空比偏差。这与其中占空比变化典型的为5％的现有技术实施方案形成对比。

申请人进一步理解到延伸长度脉冲的放置能够是显著的并且因此在实施例的集合中查找表还规定在循环的哪一部分处放置一个或多个延伸长度脉冲。在实施例的集合中，举例来说，针对至少一些划分值延伸长度脉冲放置在输出时钟的最短半循环上。这可以在N是奇数并且A足够高以均衡从中产生的占空比误差时完成。如果A并不是足够高以均衡占空比误差，那么N能够减小1(由此使其为偶数)并且A增加了P。当N是偶数时，延伸长度脉冲可以同等地放置在输出时钟的第一和第二半循环中。

申请人理解到就其自身的权力而言此方法是新颖的且发明性的，并且当从第二方面查看这一点时本发明提供可变分频器布置，所述可变分频器布置经布置以通过可变数量D除以传入信号的频率以提供所得信号，所述布置包括：

第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；

第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及

控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以确定在第二计数器的所述循环的何处第一控制输入在所述第二状态中使得所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。

本发明延伸到包括根据本发明的任一方面的分频器的锁相回路。在实施例的集合中，锁相回路用于数字无线电发射器或接收器中。

附图说明

现在将仅借助于实例参考附图来描述本发明的实施例，在附图中：