[发明专利]基于字典的并行压缩编码器

权利要求书

1.一种用于对输入数据流进行编码以生成压缩输出流的电路，其特征在于，所述电路包括：

输入单元，用于接收传入的输入数据流，所述输入数据流包括：一系列令牌，其中每个令牌定义所述输入数据流中的位置、长度和类型，所述类型为文字令牌或者复制令牌，每个文字令牌定义文字符号，每个复制令牌具有与所述输入数据流中一系列令牌中的另一令牌的位置的偏置；

内存设备，用于将所述输入数据流的所述一系列令牌存储在存储位置；

并行处理器，在参考所述输入数据流的一系列令牌中各自令牌的位置之前的其他令牌时，利用对内存设备中的所述输入数据流的并行扫描对所述令牌进行编码以同时处理所述输入数据流中的各个令牌，所述并行处理器通过基于所述并行扫描的结果消除所述输入数据流中的一部分令牌来生成所述压缩输出流；

多个比较器，用于对来自并行扫描的存储器中存储位置的一系列令牌进行比较；

内存选择器，用于为每个复制令牌选择对应于偏置的位置的存储位置；

输出单元，用于连接接收设备以输出所述压缩输出流。

2.如权利要求1所述的电路，其特征在于，所述并行处理器采用反向计算、清除计算、正向计算的并行扫描以同时处理所述输入数据流的令牌，以便更新用于生成所述压缩输出流的所述输入数据流。

3.如权利要求1所述的电路，其特征在于，在生成所述压缩输出流时，所述并行处理器利用前导计算和布局计算消除所述输入数据流的一部分令牌。

4.如权利要求1所述的电路，其特征在于，所述并行处理器利用反向计算更新所述传入的输入数据流以将文字令牌替换为附加复制令牌，所述被替换的文字令牌为前导复制令牌的末端，从所述压缩输出数据流中消除所述附加复制令牌，所述被替换的文字令牌被所述前导复制令牌覆盖。

5.如权利要求1所述的电路，其特征在于，所述并行处理器利用清除计算更新所述传入的输入数据流，以将长度小于4的复制令牌替换为文字令牌。

6.如权利要求1所述的电路，其特征在于，所述并行处理器利用正向计算更新所述传入的输入数据流，以分别合并具有相同偏置的连续重叠复制令牌和相连的文字符号。

7.如权利要求1所述的电路，其特征在于，所述并行处理器利用前导计算将每个令牌标记为非前导令牌或前导令牌中的任一个，所述前导令牌为以下令牌中的至少一个：所述输入数据流中的初始令牌、所述输入数据流中在复制令牌之前或之后的文字令牌、所述输入数据流中在文字令牌之前或之后的复制令牌，以及所述输入数据流中在具有不同偏置的复制令牌之前或之后的复制令牌。

8.如权利要求7所述的电路，其特征在于，所述并行处理器利用布局计算生成所述令牌的大小，通过将所有非前导令牌的大小固定为0并将所有前导令牌的大小固定为1，并确定所述压缩输出数据流中令牌的位置，每个位置由令牌的末端和起点定义，所述末端为所有前述的令牌的大小的前缀总和，所述起点为所述位置和所述前缀总和之差。

9.如权利要求8所述的电路，其特征在于，通过使用令牌的大小将具有非0大小的所有令牌写出至所述压缩输出数据流中所述令牌的位置，所述并行处理器使用所述布局计算的结果生成所述压缩输出数据流。

10.如权利要求1所述的电路，其特征在于，所述并行处理器通过将复制令牌合并成较大的复制令牌，通过将单独的文字令牌合并成较大的文字令牌，并且，针对长度为n的复制令牌，通过消除所述输入数据流中的接下来的n-1个令牌来消除所述输入数据流的一部分令牌。

11.如权利要求1所述的电路，其特征在于，所述处理器通过增加与消除的部分复制令牌相邻的复制令牌所要复制的符号的数量来消除一部分复制令牌。

12.如权利要求1所述的电路，其特征在于，所述电路中包括的编码器通过将每个长度小于预定义门限的复制令牌替换为文字令牌来消除一部分复制令牌。