[发明专利]数据处理装置

说明书

在一种具备在彼此异步的两个时钟域分别被二重化的两组电路对的数据处理装置中，在上述两组电路对之间设置用于传送有效载荷信号的异步传送电路。异步传送电路具备与两组电路对分别连接的两组桥接电路对，将表示该有效载荷信号在接收侧稳定的定时的控制信号与有效载荷信号一同进行异步传送。两组桥接电路对和有效载荷信号能够二重化，但上述控制信号未被二重化，而用于将接收到的有效载荷信号相对于二重化的电路对以所期待的相同的时间差进行供给的定时控制。由此，能够进行在异步的时钟域分别被二重化的电路之间的异步传送，能够兼得高性能和高可靠性。

技术领域

本发明涉及适用于具备为了功能安全而被二重化的逻辑电路和异步进行动作的其它逻辑电路之间的异步数据传送电路的数据处理装置的有效的技术。

背景技术

高性能的CPU(Central Processing Unit：中央处理器)核心等以高频率的时钟进行动作的逻辑电路很多情况下通过将其与其它逻辑电路的动作时钟之间的关系设为异步而期待频率的提高。例如，在CPU和片上总线的界面，通过插入异步总线桥使CPU时钟与总线时钟异步，来使CPU的动作频率高速化。

另外，关于追求高可靠性的车载等领域中的电路的一部分，通过利用DCLS(Dual-Core Lock-Step：双核锁步)将电路二重化等进行电路的冗余化，取得在检测系统动作时的故障并能够安全地进行停止等那样的系统结构，由此，确保安全性。例如，当使用DCLS结构将CPU等的电路二重化时，将被二重化的CPU的输出信号逐次进行比较。因此，在一个CPU产生了暂时或永久性的故障的情况下，能够马上检测异常的产生。但是，在基于二重化的二者的比较中，仅停留在异常的检测，备份或恢复等的处理要另行进行。车载所需的安全性通过ASIL(Automotive Safety Integrity Level：汽车安全完整性等级)等标准化，为了满足该标准而利用CPU的二重化技术等。

发明内容

发明人对追求兼得高性能和高可靠性的数据处理装置进行了研究，结果可知存在如下新的课题。

被二重化的两个电路同时并行执行同一数据处理，期待为同一处理结果而对同时输出的输出端彼此进行比较，在不一致的情况下，检测出至少一方的电路发生了故障的异常。被二重化的该两个电路在同一时钟域同步进行动作，“同时”是指同一时钟周期。在此，在二重化时“同时”不是必须的，也可以保持规定的时间差(周期数的差)。但是，在此，为了简化说明，设为在被二重化的两个电路中同时并行地执行同一数据处理来进行说明。

对在彼此异步的两个时钟域分别被二重化的两组电路对之间单纯地具备两组异步传送电路并进行数据的异步传送的情况进行了研究。从在发送数据的一侧被二重化的两个电路与发送侧时钟同步地同时发送如下的数据，即，若没有故障则为相同的两个数据。在接收一方数据的一侧，将送出的该两个数据分别用其它异步传送电路传送，并更换为接收侧时钟进行接收。当发送侧时钟和接收侧时钟彼此异步时，即使是在发送侧同时即以发送侧时钟的同一周期送出的两个数据，在接收侧也不一定是以接收侧时钟的同一周期进行接收的。这是因为，即使具备完全相同的异步传送电路，因为发送侧时钟和接收侧时钟为异步，所以无法使接收侧的数据的获取定时完全一致，而会产生波动。因此，对于接收侧的被2重化的电路对输入数据应同时进行，但因接收定时的波动而产生以不同的周期进行输入的情况。期待在接收侧电路同时输入同一数据且同时并行执行相同的处理并输出相同的结果，无论是否将来自两个电路的输出进行比较，当所输入的数据的定时产生偏差时，来自两个电路的输出也产生偏差，这会作为故障而被检测出。