[发明专利]显示装置及其驱动方法有效
申请号: | 201580042321.0 | 申请日: | 2015-06-05 |
公开(公告)号: | CN106663403B | 公开(公告)日: | 2020-10-02 |
发明(设计)人: | 西川大地;小川康行;山本薰;岸宣孝;山中成继;小原将纪;野口登 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | G09G3/30 | 分类号: | G09G3/30;G09G3/20 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳;杨艺 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 显示装置 及其 驱动 方法 | ||
1.一种显示装置,其是具有驱动期间和中止期间的有源矩阵型显示装置,该显示装置的特征在于,具备:
显示部,其包含多个扫描线、多个数据线和配置成二维状的多个像素电路;
扫描线驱动电路,其驱动所述多个扫描线;和
数据线驱动电路,其除了驱动所述多个数据线的功能之外,还具有测定从各像素电路输出的电流的功能,
所述扫描线驱动电路在设定于中止期间内的电流测定期间,对从所述多个扫描线中选择的扫描线施加电流测定用及电压写入用的扫描信号,
所述数据线驱动电路在电流测定期间,对所述多个数据线施加测定用电压,测定从与选择的扫描线对应设置的像素电路输出的电流,并对所述多个数据线施加与视频信号相应的数据电压,
所述驱动期间的长度设定成一帧期间,
所述中止期间的长度设定成比一帧期间长。
2.如权利要求1所述的显示装置,其特征在于:
所述扫描线驱动电路在驱动期间按每个线期间依次选择所述多个扫描线,并对选择的扫描线施加选择电平的扫描信号,在中止期间内的电流测定期间以外的期间,对所述多个扫描线施加非选择电平的扫描信号,
所述数据线驱动电路在驱动期间按每个线期间对所述多个数据线施加所述数据电压。
3.如权利要求2所述的显示装置,其特征在于:
还具备输出使能信号的显示控制电路,该使能信号在驱动期间在各线期间成为选择电平且在中止期间在电流测定期间的至少一部分成为选择电平,
所述扫描线驱动电路包含移位寄存器,该移位寄存器具有与所述多个扫描线对应的多个级,且基于所述使能信号输出对所述多个扫描线施加的扫描信号。
4.如权利要求3所述的显示装置,其特征在于:
所述移位寄存器的各级包含:
节点控制电路,其根据从置位端子及复位端子输入的信号,将第一节点的电压切换成选择电平及非选择电平;
第一输出控制电路,其在所述第一节点的电压为选择电平时,对下一级置位端子及上一级复位端子施加从时钟端子输入的信号;和
第二输出控制电路,其在所述第一节点的电压为选择电平时,对对应的扫描线施加所述使能信号。
5.如权利要求4所述的显示装置,其特征在于:
所述第一输出控制电路包含第一输出控制晶体管,该第一输出控制晶体管具有:与时钟端子连接的第一导通端子;与下一级置位端子及上一级复位端子连接的第二导通端子;及与所述第一节点连接的控制端子,
所述第二输出控制电路包含第二输出控制晶体管,该第二输出控制晶体管具有:被供给所述使能信号的第一导通端子;与对应的扫描线连接的第二导通端子;及与所述第一节点或具有与所述第一节点相同的逻辑电平的电压的第二节点连接的控制端子。
6.如权利要求5所述的显示装置,其特征在于:
所述显示部还包含多个监测线,
各像素电路包含:
电光学元件;
驱动晶体管,其与所述电光学元件串联地设置;
写入控制晶体管,其设置于对应的数据线与所述驱动晶体管的控制端子之间且具有与对应的扫描线连接的控制端子;
读出控制晶体管,其设置于对应的监测线与所述驱动晶体管的一个导通端子之间且具有与对应的扫描线连接的控制端子;和
电容器,其设置于所述驱动晶体管的控制端子与一个导通端子之间。
7.如权利要求5所述的显示装置,其特征在于:
各像素电路包含:
电光学元件;
驱动晶体管,其与所述电光学元件串联地设置;
写入控制晶体管,其设置于对应的数据线与所述驱动晶体管的一个导通端子之间且具有与对应的扫描线连接的控制端子;
基准电压施加晶体管,其设置于所述驱动晶体管的控制端子与具有基准电压的配线之间且具有与对应的扫描线连接的控制端子;和
电容器,其设置于所述驱动晶体管的控制端子与一个导通端子之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580042321.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:导光板显示装置
- 下一篇:有源矩阵LED像素驱动电路和布局方法