[发明专利]一种可编程逻辑块阵列边沿的通用接口及芯片

说明书

本发明涉及一种可编程逻辑块阵列边沿的通用接口及芯片，在可编程逻辑块阵列边沿的反馈线输入端设置一个多路复用器；所述反馈线的输出端的一条支路直接输出，其另一条支路输入到所述多路复用器的一个输入端。本发明通过在PLB阵列边沿反馈线的输入端设置多路复用器，PLB阵列边沿与专用模块的接口能够提供的连线比Xbar模块所提供的连线要多，且PLB与专用模块之间不再需要通过Xbar模块相连，节省了Xbar模块，节约了芯片的面积；同时也降低了延时和芯片的功耗；并且专用模块也不再局限放在可编程逻辑块阵列的左右两侧，可以任意放置在可编程逻辑块阵列的四周。

技术领域

本发明涉及微电子领域中的集成电路设计技术领域，特别是一种可编程逻辑块阵列边沿的通用接口及芯片。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

图1为现有技术的可编程逻辑块阵列边沿的通用接口与专用接口的连接示意图。如图1所示，可编程逻辑块PLB(Programmable logic block)包括基本逻辑单元LE(LogicElement)和逻辑单元的连线资源Xbar；每个LE包括4个逻辑片LP(Logic Parcel)；IP模块是FPGA芯片中的专用模块。当PLB阵列边沿通用接口与IP模块连接时，需要通过一个Xbar模块与IP模块相连；且与Xbar模块只有24个输入(Input)和56个输出(Output)的线数。

随着FPGA芯片功能的增加，所需要的PLB阵列与IP模块的接口连线越来越多，与PLB阵列相连的xbar的输入输出线数满足不了要求。并且，目前的接口连线方式中，必须通过Xbar模块与IP模块相连，占用了较多的芯片面积；导致延时也增加；芯片的功耗也增加。

目前工业界还没有能够解决PLB阵列边沿的通用接口与IP模块的接口方法。

发明内容

本发明的目的是针对现有技术的缺陷，提供了一种可编程逻辑块阵列边沿的通用接口及芯片；该接口不需要通过Xbar模块与IP模块相接，省略了Xbar模块，节约了芯片的面积；通过PLB阵列边沿的通用接口与专用模块的接口直接相连，降低了延时，也降低了芯片的功耗。

本发明第一方面提供一种可编程逻辑块阵列边沿的通用接口，在可编程逻辑块阵列边沿的反馈线输入端设置一个多路复用器；所述反馈线的输出端的一条支路直接输出，其另一条支路输入到所述多路复用器的一个输入端。

优选地，所述多路复用器为2选1多路复用器。

优选地，所述可编程逻辑块阵列边沿的通用接口与专用模块相连，所述专用模块包括中央处理器CPU模块，硬逻辑Logic hard core模块，通用串行总线USB模块，双倍速率同步动态随机存储器DDR模块，串行高速输入输出SERDES模块以及输入输出IO模块。

优选地，所述可编程逻辑块阵列边沿的通用接口位于可编程逻辑块阵列边沿的上下两侧。

优选地，所述可编程逻辑块阵列边沿的通用接口位于可编程逻辑块阵列边沿的左右两侧。

优选地，所述可编程逻辑块阵列边沿的反馈线包括嵌入式存储器EMB、数字信号处理器DSP、本地存储器LRAM以及可编程逻辑块的反馈线。

本发明第二方面提供一种FPGA芯片，包括如上任一所述的可编程逻辑块阵列边沿的通用接口。

本发明通过在PLB阵列边沿反馈线的输入端设置多路复用器，PLB阵列边沿的通用接口能够提供更多的连线，且PLB阵列与专用模块之间不再需要通过Xbar模块相连，节省了Xbar模块，节约了芯片的面积；同时也降低了延时和芯片的功耗。

附图说明