[实用新型]移位寄存器单元以及移位寄存器

说明书

技术领域

本实用新型涉及显示领域，并且更具体地涉及一种移位寄存器单元以及包括该移位寄存器单元的移位寄存器。

背景技术

目前，在移位寄存器单元的电路结构中，利用专门的输出复位晶体管和节点复位晶体管将移位寄存器单元的输出端与上拉节点同时复位。如图1所示，移位寄存器单元的输出复位晶体管T4和节点复位晶体管T2的栅极与复位输入端连接，并且在从复位输入端输出的复位信号的控制下分别将输出端和上拉节点复位。为了降低移位寄存器单元的复位时间，需要增大输出复位晶体管T4的面积，使得输出复位晶体管T4的开启电压较小。然而，增大复位晶体管T4的面积显然不利于显示装置分辨率的提高以及显示装置边框的缩窄。

已经提出了一种将移位寄存器单元的输出端和上拉节点分时复位的方案。如图3所示，与图1相比，不再包括输出复位晶体管T4，复位晶体管T2的栅极接收复位信号，在时钟信号CLK从高电平切换到低电平时，上拉节点处于高电平，输出晶体管T3保持导通并将输出端复位至时钟信号CLK的低电平。尽管在图3中省略了输出复位晶体管T4，然而随着显示器分辨率的进一步提高以及窄边框要求的进一步提升，图3所示的移位寄存器单元仍然无法满足产品需求。

因此，需要提出一种不仅能够减小移位寄存器单元的面积而且还能够降低移位寄存器单元的输出端的复位时间的移位寄存器单元。

实用新型内容

为了解决上述技术问题，提出了一种移位寄存器单元以及包括该移位寄存器单元的移位寄存器，其可以在不增加移位寄存器单元的面积的情况下减少移位寄存器单元的复位时间。

根据本实用新型一方面，提供了一种移位寄存器单元，包括：输入模块，其第一端与该移位寄存器单元的输入端连接用于从该输入端接收输入信号，其第二端与上拉节点连接，该输入模块被配置为将所接收的输入信号传递到上拉节点；输出模块，其第一端与所述上拉节点连接，其第二端与第一控制信号端连接，其第三端与该移位寄存器单元的输出端连接，该输出模块被配置来在所述上拉节点处的上拉信号处于有效上拉电平时将所述第一控制信号端的第一控制信号输出到所述输出端；耦合模块，其第一端与第二控制信号端连接，其第二端与所述上拉节点连接，该耦合模块被配置来通过电压耦合方式根据所述第二控制信号端的第二控制信号来控制所述上拉节点处的上拉信号。

根据本实用新型实施例，所述耦合模块包括：第一电容，其第一端与所述第二控制信号端连接，并且其第二端与所述上拉节点连接。

根据本实用新型实施例，所述耦合模块包括：耦合晶体管，其栅极与所述第二控制信号端连接，其第一极与所述第三控制信号端连接；以及第一电容，其第一端与所述耦合晶体管的第二极连接，其第二端与所述上拉节点连接。

根据本实用新型另一方面，提供了一种移位寄存器，多个级联的如上所述的移位寄存器单元，其中，第1级和第2级移位寄存器单元的输入端接收初始输入信号，第2j+1级移位寄存器单元的输入端与第2j－1级移位寄存器单元的输出端连接，第2j+2级移位寄存器单元的输入端与第2j级移位寄存器单元的输出端连接，其中，j大于等于1；第4i+1级移位寄存器单元的第一控制信号端与第一时钟信号端连接，第二控制信号端与第4i+2级移位寄存器单元的输出端连接，其中，i大于等于0；第4i+2级移位寄存器单元的第一控制信号端与第二时钟信号端连接，第二控制信号端与第4i+3级移位寄存器单元的输出端连接；第4i+3级移位寄存器单元的第一控制信号端与第三时钟信号端连接，第二控制信号端与第4i+4级移位寄存器单元的输出端连接；第4i+4级移位寄存器单元的第一控制信号端与第四时钟信号端连接，第二控制信号端与第4i+6级移位寄存器单元的输出端连接。

根据本实用新型实施例，第一时钟信号端的第一时钟信号、第二时钟信号端的第二时钟信号、第三时钟信号端的第三时钟信号、第四时钟信号端的第四时钟信号的周期为第一周期，并且第二时钟信号比第一时钟信号滞后1/4第一周期，第三时钟信号比第二时钟信号滞后1/4第一周期，第四时钟信号比第三时钟信号滞后1/4第一周期。

根据本实用新型实施例，所述耦合模块包括：第一电容，其第一端与所述第二控制信号端连接，并且其第二端与所述上拉节点连接。