[实用新型]一种适用于FLASH MCU的IO接口模块

权利要求书

1.一种适用于FLASHMCU的IO接口模块，其特征在于：它包括I/O控制寄存器、I/O数据寄存器、推挽放大器、复用器和逻辑控制电路；

I/O控制寄存器分别与控制写入端WRITE_CTRL、控制读出端READ_CTRL、数据总线DATABUS、控制输出端OUTPUT和开漏输出端OPENDRAIN连接，控制输出端OUTPUT和开漏输出端OPENDRAIN均通过逻辑控制电路与推挽放大器连接；

I/O数据寄存器分别与数据写入端WRITE_DATA、数据读出端READ_DATA、数据总线DATABUS和数据输出端连接，数据输出端和外接信号输出端与复用器的输入端连接，复用器的输出端分别与逻辑控制电路与推挽放大器连接；

推挽放大器与I/O接口连接，I/O接口还通过逻辑控制电路与数据总线DATABUS连接。

2.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路包括非门电路A、第一与非门电路B和第二与非门电路C；

开漏输出端OPENDRAIN依次通过非门电路A和第一与非门电路B与推挽放大器的第一输入端连接，控制输出端OUTPUT分别与第一与非门电路B和第二与非门电路C的输入端连接，第二与非门电路C输出端与推挽放大器的第二输入端连接。

3.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括缓冲器D和第一三态缓冲器E；

I/O接口依次通过缓冲器D和第一三态缓冲器E与数据总线DATABUS连接，第一三态缓冲器E的控制使能端与I/O控制寄存器的使能输出端INPUT连接。

4.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括第三与非门电路F，第三与非门电路F的输入端分别与I/O控制寄存器的上拉输出端PULL_HIGH和复位信号输入端RESET连接，第三与非门电路F的输出端与直流电源的控制端连接，直流电源的输出端与I/O接口连接。

5.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括第一与门电路G，所述外接信号输出端包括蜂鸣器/计数器使能输入端BUZ/CLO_EN以及蜂鸣器/计数器信号输入端BUZ/CLO；

第一与门电路G的输入端分别与蜂鸣器/计数器使能输入端BUZ/CLO_EN和蜂鸣器/计数器信号输入端BUZ/CLO连接，第一与门电路G的输出端与复用器的输入端连接。

6.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括第二与门电路H，第二与门电路H的输入端分别与I/O接口和休眠信号输入端SLEEP连接，第二与门电路H的输出端与唤醒输出端WAKE_UP连接。

7.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括第三与门电路I，第三与门电路I的输入端分别与I/O接口和中断使能输入端INT_EN连接，第三与门电路I的输出端与中断输出端EXT_INT连接。

8.根据权利要求1所述的一种适用于FLASHMCU的IO接口模块，其特征在于：所述逻辑控制电路还包括第二三态缓冲器J，第二三态缓冲器J的输入端与I/O接口连接，第二三态缓冲器J的输出端与模数转换器ADC连接，第二三态缓冲器J的控制使能端与模数转换器ADC的使能控制端AD_EN连接。