[实用新型]带DAC补偿与电荷泵线性化技术的小数分频频率综合器

说明书

技术领域

    本实用新型涉及一种频率综合器，具体涉及的是一种带DAC补偿与电荷泵线性化技术的小数分频频率综合器。

背景技术

随着无线通信技术的发展，频率综合器作为本地振荡器得到越来越广泛的应用。传统的整数分频频率综合器频率分辨率为参考时钟频率，环路带宽与频率分辨率的折中使其在兼顾各项指标时非常受限。小数分频频率综合器克服了上述限制，当锁定在较高参考频率时仍能提供窄频率步进。参考频率越高，允许设置环路带宽越宽，从而环路锁定时间越短、压控振荡器对带内相位噪声的贡献也越小。

然而杂散和量化噪声一直是小数分频频率综合器面临的主要问题，电荷泵作为频率综合器重要组成单元，实际工作中，面临晶体管电荷注入、时钟馈通、沟道长度调制等一系列非理想因素影响，产生失配电流与纹波，导致在零相位误差附近出现非线性区域。当应用于小数分频时，鉴频鉴相器两输入端相位信号在零相位差附近不断切换，使得整形后的高频量化噪声转换到低频，恶化带内相位噪声，∑-Δ调制器阶数越高，这种恶化现象越为严重。三阶MASH1-1-1结构由于实现简单且不存在稳定性问题而得到广泛应用，级联的高阶∑-Δ调制器可以将量化噪声转换到高频，通过频率综合器的环路滤波器进行低通滤波，滤掉高频噪声，从而达到噪声整形的目的。∑-Δ调制器整形后的量化噪声以40dB/10倍频的速度上升集中在高频区域，导致频率综合器输出产生大量相位噪声。减小环路带宽可以改善这一现象，但是增加环路锁定时间、降低了抑制压控振荡器相位噪声能力。此外，由于∑-Δ调制器输入为固定值，导致其输出序列存在周期性，这一周期性频率及其谐波使得调制器输出序列功率谱出现难以被低通滤波器滤除的毛刺，进而引起小数杂散。

实用新型内容

针对上述技术的不足，本实用新型提供了一种带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其具有频率综合器芯片全集成、高性能、低成本和小型化的特点。

为了实现上述目的，本实用新型采用的技术方案如下：

带DAC补偿与电荷泵线性化技术的小数分频频率综合器，包括：

参考缓冲器，用于将外部晶振信号转换成方波；

输入参考分频器，用于将方波进行分频，得到参考时钟频率；

压控振荡器，用于输出频率信号；

可编程双模前置分频器，用于对压控振荡器输出的频率信号实现PN+S分频，得到反馈时钟信号，P、N和S均为自然数；

调制器，用于接收分频信号，并向可编程双模前置分频器输出动态调节程控P和S的输入值，改变可编程双模前置分频器的分频比；

鉴频鉴相器，用于比较参考时钟频率信号与反馈时钟信号的相位差，并产生相应宽度的脉冲电平；

环路滤波器，用于将鉴频鉴相器的脉冲电平转换成压控振荡器的输入控制电压；

电荷泵电路，用于在鉴频鉴相器脉冲电平的控制下，对环路滤波器进行充电；

脉冲信号发生器，用于接收反馈时钟信号，并向电荷泵电路输出高电平窄脉冲信号，控制电荷泵电路的导通时间；

频率校准电路，用于接收输入控制电压，并自动切换压控振荡器电容阵列开关，使其达到预设频率。

具体地说，所述电荷泵电路包括主核心充放电电路，以及均与该主核心充放电电路连接的直流失调电路和数模转换电路；所述数模转换电路连接脉冲信号发生器。

进一步地，所述主核心充放电电路包括参考电流电路，以及均与该参考电流电路连接的充放电电路、第二运算放大器和正极接参考电源Vref的第一运算放大器；所述第一运算放大器和第二运算放大器均与充放电路连接，所述直流失调电路和数模转换电路均同时连接参考电流电路和充放电电路。

再进一步地，所述参考电流电路包括栅极接地GND、且源极接电源VDD的晶体管M1，源极与该晶体管M1漏极连接、漏极连接第二运算放大器正极、且栅极同时连接充放电电路和第二运算放大器输出端及直流失调电路的晶体管M2，漏极与该晶体管M2漏极连接、源极连接第一运算放大器负极、且栅极同时连接第一运算放大器输出端和充放电电路及数模转换电路的晶体管M3，以及漏极通过电阻R1连接晶体管M3源极、栅极接电源VDD、且源极接地GND的晶体管M4。