[发明专利]存储元件的制造方法有效
| 申请号： | 201510909859.9 | 申请日： | 2015-12-10 |
| 公开（公告）号： | CN106876319B | 公开（公告）日： | 2018-03-27 |
| 发明（设计）人： | 简毅豪;田中义典;张维哲 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京同立钧成知识产权代理有限公司11205 | 代理人： | 马雯雯,臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储 元件 制造 方法 | ||
1.一种存储元件的制造方法，其特征在于，包括：
提供衬底，所述衬底具有第一区与第二区；
形成多个字线组于所述第一区的所述衬底中，每一字线组具有两个埋入式字线；
形成第一介电层于所述第一区的所述衬底上；
形成导体层于所述第二区的所述衬底上，其中所述导体层的顶面低于所述第一介电层的顶面；
共形形成第二介电层于所述衬底上；
进行第一蚀刻工艺，移除部分所述第二介电层与部分所述导体层，以形成第一开口于所述第二区的所述导体层与所述第二介电层中，其中所述第一开口暴露所述第二区的所述衬底的表面；
进行第二蚀刻工艺，移除部分所述第二区的所述衬底，以形成沟渠于所述第二区的所述衬底中，其中所述第一开口位于所述沟渠上；
形成第三介电层于所述沟渠以及所述第一开口中；
移除部分所述第一介电层与部分所述第三介电层，以形成第二开口于剩余的所述第一介电层上，且形成第三开口于剩余的所述第三介电层上；以及
形成第四介电层于所述第二开口与所述第三开口中。
2.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第一介电层的材料包括四乙氧基硅烷、旋涂式介电材料或其组合。
3.根据权利要求1所述的存储元件的制造方法，其特征在于，所述导体层的材料包括掺杂多晶硅。
4.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第二介电层的材料包括氮化硅，所述第二介电层的形成方法包括原子层沉积法。
5.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第三介电层的材料包括氧化硅。
6.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第四介电层的材料包括氮化硅，所述第四介电层的形成方法包括原子层沉积法。
7.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第一蚀刻工艺包括一次步骤、两次步骤或多次步骤。
8.根据权利要求1所述的存储元件的制造方法，其特征在于，在进行所述第一蚀刻工艺时，包括移除所述第一区的部分所述第二介电层，以暴露所述第一介电层的顶面。
9.根据权利要求1所述的存储元件的制造方法，其特征在于，所述第二开口的底面与所述第三开口的底面为共平面。
10.根据权利要求1所述的存储元件的制造方法，其特征在于，形成所述第四介电层于所述第二开口与所述第三开口中的步骤包括：
共形形成第四介电材料层于所述衬底上，所述第四介电材料层填入所述第二开口与所述第三开口中且覆盖所述第二介电层的顶面；以及
进行平坦化工艺，移除部分所述第四介电材料层与所述第二介电层，使得所述第四介电层的顶面与所述导体层的顶面为共平面。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510909859.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种接管中置的旋翼立式水表
- 下一篇：一种低功耗智能燃气表的显示方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
