[发明专利]延迟锁定回路

权利要求书

1.一种延迟锁定回路，其特征在于，包括：

延迟单元，具有延迟系数，并根据该延迟系数对第一频率信号进行延迟，产生第二频率信号；

去除单元，对第三频率信号进行延迟，产生第四频率信号；

相位检测单元，与该延迟单元以及该去除单元相耦合，该相位检测单元根据该第二频率信号及该第四频率信号的相位差，产生指示信号；以及

控制单元，与该相位检测单元相耦合，该控制单元根据该指示信号调整该延迟系数，其中该控制单元检测该指示信号维持在第一电位的持续时间，当该持续时间未达到预设值并且该指示信号为第二电位时，该控制单元增加该延迟系数，当该持续时间达到该预设值并且该指示信号为该第二电位时，该控制单元减少该延迟系数。

2.根据权利要求1所述的延迟锁定回路，其特征在于，该控制单元包括：

确认单元，与该相位检测单元相耦接，该确认单元接收该指示信号，判断该持续时间是否达到该预设值，并产生控制信号，以及

低通滤波器，与该确认单元以及该延迟单元相耦接，该低通滤波器根据该控制信号调整该延迟系数。

3.根据权利要求2所述的延迟锁定回路，其特征在于，当持续时间未达到该预设值时，该低通滤波器增加该延迟系数，当持续时间达到该预设值时，该低通滤波器根据该指示信号的电位调整该延迟系数。

4.根据权利要求2所述的延迟锁定回路，其特征在于，该确认单元至少包括：

第一D型正反器，接收该指示信号，并产生第一输出信号；

第二D型正反器，接收该第一输出信号，用以产生第二输出信号；

第一逻辑门，接收该第一输出信号及该第二输出信号，产生第三输出信号，其中当该第一输出信号及该第二输出信号均为该第一电位时，该第一逻辑门禁能该第一D型正反器及该第二D型正反器；

第二逻辑门，对该指示信号进行反相，产生第四输出信号；

第三逻辑门，根据该第三输出信号及该第四输出信号，产生该控制信号，其中当该第一输出信号及该第二输出信号中的至少一个不为该第一电位时，该低通滤波器根据该控制信号增加该延迟系数。

5.根据权利要求1所述的延迟锁定回路，其特征在于，该第一频率信号与该第三频率信号相同。

6.根据权利要求2所述的延迟锁定回路，其特征在于：

该低通滤波器根据该指示信号以及控制信号调整该延迟系数；以及

该确认单元接收该指示信号，并判断该持续时间是否达到该预设值，用以产生该控制信号。

7.根据权利要求1所述的延迟锁定回路，其特征在于，当该延迟系数等于初始值时，该第一频率信号与该第二频率信号之间具有初始延迟时间，该第三频率信号与该第四频率信号之间的延迟时间等于该初始延迟时间。

8.根据权利要求1所述的延迟锁定回路，其特征在于，该延迟单元包括：

P型晶体管；

N型晶体管，串联该P型晶体管，该P型晶体管以及该N型晶体管构成第一反相单元；

多个上拉晶体管，该多个上拉晶体管彼此并联，并且该多个上拉晶体管的漏极耦接该P型晶体管的源极；以及

多个下拉晶体管，该多个下拉晶体管彼此并联，并且该多个下拉晶体管的漏极耦接该N型晶体管的源极，其中当该延迟系数等于初始值时，该多个上拉晶体管以及该多个下拉晶体管均被导通。

9.根据权利要求1所述的延迟锁定回路，其特征在于，该延迟单元还包括：

第一延迟电路，对该第一频率信号进行延迟，产生第一输出信号；

第二延迟电路，对该第一输出信号进行延迟，产生第二输出信号；以及

第一多工器，接收该第一输出信号及该第二输出信号，并根据该延迟系数，将该第一输出信号或该第二输出信号作为该第二频率信号。

10.根据权利要求9所述的延迟锁定回路，其特征在于，该去除单元包括：

第三延迟电路，延迟该第三频率信号，用以产生该第四频率信号；

第四延迟电路，串联该第三延迟电路；以及

第二多工器，与该第三延迟电路相耦合，其中该第三延迟电路与该第一延迟电路结构相同，该第四延迟电路与该第二延迟电路结构相同，该第二多工器与该第一多工器电路结构相同。