[发明专利]对位标记、形成对位标记的方法及半导体器件

说明书

本发明涉及一种对位标记，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，对于第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。此外还提供一种在半导体工艺中形成对位标记的方法。上述对位标记及其在半导体工艺中形成对位标记的方法，可获得更深的对位标记，避免晶圆制作过程引入的对位误差。此外还提供一种在半导体器件。

技术领域

本发明涉及半导体器件的制作领域，特别是涉及对位标记、形成对位标记的方法及半导体器件。

背景技术

在半导体器件制造过程中，几乎每一步光刻工艺都涉及对位或对准的过程。所谓对位或对准过程，是指通过光刻设备上的机器识别或人眼识别衬底表面特殊的对位标记，从而使后道工艺和前道工艺具有位置上的重叠。对于晶圆来说，第一次光刻的对位标记需要根据需要制作在衬底表面。在晶圆上的介质层或者金属层上通过光刻再进行干法或者湿法腐蚀出对位标记，可以为后续的浅沟槽隔离结构的光刻步骤提供前层对位的标记。在光刻的过程中，如果由于对位不准而引起错位，会造成图形歪曲或套准失准，最终影响到所制造的半导体器件的电特性。

在后段的金属层次光刻时，由于金属不透明，因此光刻机只能对晶圆上的介质层有高低台阶的对位标记。但是随着线宽不断变小，金属层之间的介质层也不断变薄，造成介质层的台阶越来越低，虽然沉积的金属较薄，随型性较好，但是介质层的台阶太低，沉积金属后，可能造成对位标记太浅，对位失败时有发生。

发明内容

基于此，有必要针对金属层之间的介质层越来越薄，造成介质层的台阶越来越低，对位不准确的问题，提供对位标记、在半导体工艺中形成对位标记的方法及半导体器件。

一种对位标记，在光刻工艺中形成于介质层，所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；

对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层部分或全部被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度；对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。

在其中一个实施例中，位于第一介质层的对位标记的蚀刻深度小于或等于第一介质层和多晶硅层的厚度之和。

在其中一个实施例中，位于金属层间介质层的对位标记的蚀刻深度小于或等于所述金属层间介质层、其前一层介质层和金属层间介质层与前一层介质层之间金属层的厚度之和；所述前一层介质层为第一介质层或另一金属层间介质层。

在其中一个实施例中，当介质层的层数大于3层时，设于第一介质层的对位标记位于第一位置、设于第一金属层间介质层的对位标记位于第二位置、设于第二金属层间介质层的对位标记位于第三位置；所述第一位置、第二位置以及第三位置相互错开；若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置；若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置；若第N层介质层的N被三整除，则第N层介质层中的对位标记位于第三位置，其中N大于3。

此外，还提供一种在半导体工艺中形成对位标记的方法，该方法包括步骤：

提供晶圆衬底，并形成多晶硅层；

在所述多晶硅层上形成接触孔的同时，光刻去除对应于第一位置处的部分或全部多晶硅；

在所述多晶硅层上形成第一介质层；

在所述第一介质层对应于第一位置处刻蚀形成沟槽结构，形成第一对位标记；