[发明专利]一种多粒度并行解速率匹配方法和装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种多粒度并行解速率匹配方法和装置。

背景技术

LTE系统采用自适应的调制和编码技术AMC(Adaptive Modulation and Coding)，在与信道条件相匹配的情况下，最大限度地发送信息。其中，LTE是应用于手机及数据卡终端的高速无线通讯标准。在信道情况较好的情况下，采用高阶的调制方式和较高的编码速率；在信道条件比较差的情况下，采用低阶的调制方式和较低的编码速率。LTE系统中共有31个MCS(调制与编码策略)等级(其中三项为保留项)，以适应不同用户的信道情况，提高数据传输效率和频谱利用效率。在AMC技术中，编码速率的改变主要是通过速率匹配来实现，通信系统通过速率匹配，使得物理传输资源得到了合理和充分的利用。

解速率匹配在LTE系统中所处的位置如图2所示。解调解扰模块输出的数据送入解速率匹配模块，输出系统信息、校验1信息、校验2信息，送入信道译码。解速率匹配一般包括三个步骤：

步骤1，计算填充比特位置。速率匹配把一个码块的数据排列成一个32列的矩阵，不能被32整除的码块，需要添加填充比特。在比特收集的时候，需要对填充比特进行打孔。所以在解比特选择之前，需要计算出填充比特的位置，还原出32列的矩阵。

步骤2，解比特选择。解速率匹配模块的输入数据在存储单元的存放形式如图3所示，系统信息在前面，校验1信息和校验2信息交叉存放。解比特选择后，分离出校验1信息和校验2信息，三路信息分别以一个32列矩阵的形式存放，如图4所示。

步骤3，解子块交织。分别对系统信息、校验1信息、校验2信息矩阵的每一行做交织，交织完成后去掉填充比特，按行输出。

传统的解速率匹配需要记录填充比特的位置，在解比特选择过程中存在很多判断，这势必会打断数据处理的连贯性，不能并行执行；另外，传统的代数处理器并行度为32，对于LTE系统、甚至以后的5G系统，远远不能满足速度和实时性的要求。

发明内容

为了解决上述问题，本发明实施例提供了一种多粒度并行解速率匹配方法和装置，减少了解比特选择过程中的判断操作，使得数据处理有一定的连贯性，数据处理更加灵活，解速率匹配更高效。

为实现上述目的，一方面，本发明实施例提出了一种多粒度并行解速率匹配方法，该方法至少可以包括以下步骤：

计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，所述特殊处理列为需要进行行交织的列；

并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息；

根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作。

进一步地，所述环形缓冲器矩阵的确定方法可以为：

根据所述码块长度，计算出填充比特数目和矩阵行数；

根据所述填充比特数目和所述矩阵行数，选择列置换样式作为所述环形缓冲器矩阵。

进一步地，所述并行读取待解速率匹配数据，并排列成N列矩阵，具体可以包括：

交叉存放所述校验1信息和所述校验2信息，通过交织、选择操作，将所述校验1信息和所述校验2信息分离开。

进一步地，所述并行读取待解速率匹配数据，并排列成N列矩阵，还具体可以包括：

对所述特殊处理列进行处理，将所述校验1信息和所述校验2信息互换位置。

进一步地，根据预先计算出来的系统信息和校验信息的交织索引，对所述N列矩阵中的每一行做交织操作，还可以包括：根据所述处理器位宽，同时对所述系统信息、所述校验1信息和所述校验2信息进行交织，之后进行多粒度写回，以使所述系统信息跟所述校验1信息及所述校验2信息分离。

另一方面，本发明实施例还提供一种多粒度并行解速率匹配装置。该装置可以包括：第一存储单元、第二存储单元、第三存储单元、总线接口单元1、总线接口单元2和向量交织及选择合并单元；所述向量交织及选择合并单元包括向量交织单元和向量选择合并单元；其中，

所述第一存储单元用于存储待解速率匹配数据；

所述总线接口单元1用于并行读取所述待解速率匹配数据，并排列成N列矩阵；

所述向量交织单元用于计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，还用于根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作；