[发明专利]一种多粒度并行解速率匹配方法和装置

权利要求书

1.一种多粒度并行解速率匹配方法，其特征在于，该方法包括：

计算环形缓冲器矩阵中每列的长度，其中，所述环形缓冲器矩阵总共N列，每列的长度是打孔以后的长度，不包含填充比特；

确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，所述特殊处理列为需要进行行交织的列；具体地，“确定所述环形缓冲器矩阵的索引地址交织模式”的步骤具体包括：遍历预设种类的码块长度，统计空比特数目，获取每种空比特的矩阵模式及对应的交织索引，其中，所述交织索引为预先存储的交织索引；

并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息；

根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作。

2.根据权利要求1所述的方法，其特征在于，所述环形缓冲器矩阵的确定方法为：

根据所述码块长度，计算出填充比特数目和矩阵行数；

根据所述填充比特数目和所述矩阵行数，选择列置换样式作为所述环形缓冲器矩阵。

3.根据权利要求1所述的方法，其特征在于，所述并行读取待解速率匹配数据，并排列成N列矩阵，具体包括：

交叉存放所述校验1信息和所述校验2信息，通过交织、选择操作，将所述校验1信息和所述校验2信息分离开。

4.根据权利要求1所述的方法，其特征在于，所述并行读取待解速率匹配数据，并排列成N列矩阵，还具体包括：

对所述特殊处理列进行处理，将所述校验1信息和所述校验2信息互换位置。

5.根据权利要求1所述的方法，其特征在于，所述根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作，还包括：

根据所述处理器位宽，同时对所述系统信息、所述校验1信息和所述校验2信息进行交织，之后进行多粒度写回，以使所述系统信息跟所述校验1信息及所述校验2信息分离。

6.一种多粒度并行解速率匹配装置，其特征在于，该装置包括：第一存储单元、第二存储单元、第三存储单元、总线接口单元1、总线接口单元2和向量交织及选择合并单元；所述向量交织及选择合并单元包括向量交织单元和向量选择合并单元；其中，

所述第一存储单元用于存储待解速率匹配数据；

所述总线接口单元1用于并行读取所述待解速率匹配数据，并排列成N列矩阵；

所述向量交织单元配置为执行下述操作：

计算环形缓冲器矩阵中每列的长度，其中，所述环形缓冲器矩阵总共N列，每列的长度是打孔以后的长度，不包含填充比特；

确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，所述特殊处理列为需要进行行交织的列；具体地，“确定所述环形缓冲器矩阵的索引地址交织模式”的步骤具体包括：遍历预设种类的码块长度，统计空比特数目，获取每种空比特的矩阵模式及对应的交织索引，其中，所述交织索引为预先存储的交织索引；

并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息；

根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作；

所述第一存储单元中的数据由所述总线接口单元1发送至向量交织及选择合并单元进行交织、选择、合并操作，并由所述总线接口单元2发送至所述第二存储单元中进行存储；

所述第二存储单元中的所述数据由所述总线接口单元2发送至所述向量交织及选择合并单元中的所述向量交织单元，对所述N列矩阵中的每一行进行交织操作，并由所述总线接口单元1以相应的粒度写入所述第三存储单元中并进行存储。

7.根据权利要求6所述的多粒度并行解速率匹配装置，其特征在于，所述第一存储单元按1个逻辑bank寻址，所述第二存储单元按64个逻辑bank寻址，所述第三存储单元按2个逻辑bank寻址。