[发明专利]基于FPGA的V‑BY‑ONE编解码系统及方法

权利要求书

1.一种基于FPGA的V-BY-ONE编解码系统，其特征在于：包括组包模块(1)、第一双时钟先入先出队列模块(2)、编码模块(3)、扰码模块(4)、串并转换器(5)和解码单元，其中，所述组包模块(1)的信号输出端通过第一双时钟先入先出队列模块(2)连接编码模块(3)的信号输入端，编码模块(3)的信号输出端连接扰码模块(4)的信号输入端，扰码模块(4)的信号输出端通过串并转换器(5)连接解码单元的信号输入端；

所述解码单元包括解扰模块(6)、解包模块(7)、解码模块(8)、第二双时钟先入先出队列模块(9)，所述解扰模块(6)的信号输入端与串并转换器(5)连接，解扰模块(6)的信号输出端连接解包模块(7)的信号输入端，解包模块(7)的信号输出端连接解码模块(8)的信号输入端，解码模块(8)的信号输出端连接第二双时钟先入先出队列模块(9)的信号输入端。

2.根据权利要求1所述的基于FPGA的V-BY-ONE编解码系统，其特征在于：所述组包模块(1)的信号输入端用于接入分离视频输入信号，所述第二双时钟先入先出队列模块(9)的信号输出端用于输出分离视频输出信号。

3.根据权利要求2所述的基于FPGA的V-BY-ONE编解码系统，其特征在于：分离的视频信号包括视频数据和控制数据。

4.根据权利要求2所述的基于FPGA的V-BY-ONE编解码系统，其特征在于：分离的视频信号由图形信号发生器或信号解码模块提供。

5.根据权利要求4所述的基于FPGA的V-BY-ONE编解码系统，其特征在于：所述信号解码模块为晶体管至晶体管逻辑电平信号解码模块或低压差分信号解码模块或数字显示接口信号解码模块或移动产业处理器接口信号解码模块。

6.一种V-BY-ONE编解码的方法，其特征在于，它包括如下步骤：

步骤1：分离视频输入信号送入组包模块(1)内按V-BY-ONE协议的规则进行组包处理，形成包含视频数据和控制数据的数据包；

步骤2：组包模块(1)将包含视频数据和控制数据的数据包发送到第一双时钟先入先出队列模块(2)进行时钟域转换处理，将包含视频数据和控制数据的数据包的时钟域转换到V-BY-ONE信号接口层对应的时钟域；

步骤3：第一双时钟先入先出队列模块(2)将转换时钟域后的数据包发送到编码模块(3)，在编码模块(3)中对转换时钟域后的数据包按照V-BY-ONE协议规定的模式进行编码，形成V-BY-ONE协议模式数据包；

步骤4：编码模块(3)将编码后形成的V-BY-ONE协议模式数据包送入扰码模块(4)进行扰码处理；

步骤5：扰码模块(4)将扰码处理后的V-BY-ONE协议模式数据包通过串并转换器(5)发送到解扰模块(6)进行与上述扰码处理对应的解扰处理；

步骤6：解扰模块(6)将解扰处理后的V-BY-ONE协议模式数据包送入解包模块(7)进行与上述组包对应的解包处理，还原成上述V-BY-ONE协议模式数据包；

步骤7：解包模块(7)将解包处理后形成的V-BY-ONE协议模式数据包发送到解码模块(8)进行与上述编码对应的解码处理，得到V-BY-ONE接口时钟域下的视频信号，该视频信号包括对应的视频数据和控制数据；

步骤8：解码模块(8)将上述V-BY-ONE接口时钟域下的视频信号发送给第二双时钟先入先出队列模块(9)进行时钟域转换处理，将V-BY-ONE接口时钟域下的视频信号还原为与上述分离视频输入信号的时钟域对应的分离视频输出信号。

7.根据权利要求6所述的V-BY-ONE编解码的方法，其特征在于：上述步骤3中，所述V-BY-ONE协议规定的模式为字节数模式或图像颜色深度模式或是否使能三维模式。

8.根据权利要求7所述的V-BY-ONE编解码的方法，其特征在于：所述字节数模式包括三字节模式、四字节模式和五字节模式。

9.根据权利要求7所述的V-BY-ONE编解码的方法，其特征在于：所述步骤4的扰码处理采用8B10B扰码处理。