[发明专利]一种低中频接收机镜像抑制的数字系统及其实现方法

说明书

技术领域

本发明涉及无线通信技术领域，具体涉及适用于但不限定于低中频接收机的镜像抑制的数字系统。

背景技术

现代数字无线通信接收机系统的射频部分，一般包括如下的模拟电路：带通滤波器，混频器，低通滤波器，增益控制(AGC)，模数转换器(ADC)。当系统使用的是同相(I)与正交(Q)信号的调制方式时，那么我们就需要在射频端，从高频载波附近的调制信号，通过混频滤波，分别生成I，Q信号(如图1所示)。理想的IQ信号，信号幅度一致，相位相差90度(如图2所示)。但是，模拟电路在芯片实现时，由于IQ链路对应电路处于不同物理位置、工艺的偏差，特别是混频器的误差，导致I，Q信号出现不平衡或失配，从而令到由I/Q信号合成的复信号出现镜像频率(如图3所示)。在低中频架构的接收机中，如果正负中频处，分别有不同的调制信号，经过具有失配的混频器，将高频信号混频到中频时，正负中频处将有相应的镜像频率与原有信号叠加。如果失配严重，通信质量将会受到严重影响。因此，需要相应的技术，将由IQ失配产生的镜像频率抑制掉，亦即补偿IQ信号的失配。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种简单可行而且效果明显的全数字实现的IQ失配补偿及镜像抑制系统。

为解决上述问题，本发明所采用的技术方案如下：

方案一：

一种低中频接收机镜像抑制的数字系统，包括：直流计算模块、第一减法器、共轭计算模块、功率计算模块、自适应滤波计算模块和复数带通滤波模块；所述直流计算模块接收I、Q两路数据进行直流计算并输出I0数据和Q0数据至第一减法器中，I、Q两路数据为系统的总输入，第一减法器接收I路数据减去直流计算模块所输出的I0数据得到I1数据，第一减法器接收Q路数据减去直流计算模块所输出的Q0数据得到Q1数据，共轭计算模块接收I1数据和Q1数据进行共轭计算得到I2数据和Q2数据，功率计算模块接收I1数据和Q1数据进行功率计算得到IQ_POW数据，自适应滤波器计算模块接收I1数据、Q1数据、I2数据、Q2数据和IQ_POW数据进行滤波计算得到镜像抑制滤波后的I4和Q4数据，复数滤波模块接收I4和Q4数据进行复数带通滤波得到I5和Q5数据，I5和Q5数据为系统的总输出。

优选的，所述自适应滤波计算模块包括：第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第九寄存器、第十寄存器、第十一寄存器、第十二寄存器、第十三寄存器、第十四寄存器、第十五寄存器、第十六寄存器、第十七寄存器、第十八寄存器、第十九寄存器、第二十寄存器、第二十一寄存器、第二十二寄存器、第二十三寄存器、第二十四寄存器、第一多路选择器、第二多路选择器、第三多路选择器、第四多路选择器、第五多路选择器、第六多路选择器、第七多路选择器、第八多路选择器、第九多路选择器、第十多路选择器、第十一多路选择器、第十五多路选择器、第十六多路选择器、第一复数乘法器、第二复数乘法器、第一加法器、第二加法器、第二减法器、第三减法器、第一除法器、第二译码器、第三译码器、第四译码器和步进系数模块；第一寄存器、第二寄存器和第三寄存器形成一个移位寄存器链并分别用于存放当前接收的I2数据、上一次接收的I2数据和上两次接收的I2数据，第四寄存器、第五寄存器和第六寄存器亦形成一个位移寄存器链并分别用于存放当前接收的Q2数据、上一次接收的Q2数据和上两次接收的Q2数据；

其中，滤波计算的过程包括4个时钟周期，分别记为cyc1、cyc2、cyc3和cyc4，由4个时钟周期组成一个计算周期，具体计算周期的过程如下：

在cyc1中，通过第一多路选择器和第二多路选择器分别将第一寄存器和第四寄存器中的数据输入至第一复数乘法器中，通过第七多路选择器和第六多路选择器分别将第二十寄存器和第十七寄存器中的数据输入至第一复数乘法器中，第一复数乘法器运算得到Q路运算结果并将其输入至第一加法器中，第一复数乘法器运算得到I路运算结果并将其输入至第二加法器中，第十多路选择器将Q1数据输入至第一加法器中，第十一多路选择器将I1数据输入至第二加法器中，第一加法器的运算结果保存于第七寄存器中，第二加法器的运算结果保存于第八寄存器中；第三多路选择器和第四多路选择器分别将第九寄存器和第十二寄存器中的数据输入至第二复数乘法器中，第十五寄存器和第十六寄存器中的数据输入至第二复数乘法器中，第二复数乘法器运算得到I路运算结果并将其保存于第二十三寄存器中，第二复数乘法器运算得到Q路运算结果并将其保存于第二十四寄存器中；