[发明专利]移位寄存器、显示装置及移位寄存器驱动方法

权利要求书

1.一种移位寄存器，其特征在于，包括第一输入模块、第二输入模块、第三输入模块、第一移位模块、第二移位模块、第一复位模块和第二复位模块；其中

所述第一输入模块，其与第一输入端、第一移位模块和第二移位模块相连，用于根据第一时钟信号向第一移位模块和第二移位模块输出开启信号；

所述第一移位模块，其输出端作为第一输出端，用于在接收到开启信号时开启，并移位输出所述第一输入端输入的第一信号；

所述第一复位模块，其与第一输入端和第一移位模块相连，其输出端作为第一输出端，用于根据第三时钟信号关闭所述第一移位模块，并在关闭第一移位模块时输出所述第一信号，实现复位；

所述第二移位模块，其输出端作为第二输出端，用于在接收到开启信号时开启，并移位输出所述第二输入端输入的第二信号；

所述第二输入模块，其与第二输入端和第二复位模块相连，用于根据第一时钟信号向第二复位模块输出开启信号和关闭信号；

所述第二复位模块，其输出端作为第二输出端，用于在接收到开启信号时开启，并输出所述第二信号，实现复位；

所述第三输入模块，其与第二输入端和第二移位模块相连，用于根据第二时钟信号关闭第二移位模块；

其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号为同一组时钟信号；所谓同一组时钟信号是指时钟周期相同，高低电平相对时钟周期的占比相同。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一输入模块包括第一晶体管，其中

所述第一晶体管，其控制极与第一时钟信号端相连，其第一极作为第一输入模块的输入端与所述第一输入端相连，其第二极作为第一输入模块的输出端与第一移位模块的输入端相连；

所述第一时钟信号端，用于输入所述第一时钟信号。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第一移位模块包括第六晶体管和第二存储电容，其中

所述第六晶体管，其控制极作为第一移位模块的输入端与第一输入模块的输出端相连，其第一极作为所述第一移位模块的输出端，其第二极与第二时钟信号端相连；

所述第二时钟信号端，用于输入所述第二时钟信号；

所述第二存储电容，其第一端与所述第六晶体管的第一极相连，其第二端与所述第六晶体管的控制极相连。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第一复位模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一存储电容，其中

所述第三晶体管，其控制极与所述第一输入端相连，其第一极与第一电平输入端相连，其第二极与第五晶体管的控制极连接；

所述第一电平输入端，用于输入第一电平；

所述第五晶体管，其第一极与所述第三晶体管的第一极连接，其第二极作为第一复位模块的输出端；

所述第二晶体管，其控制极与所述第三晶体管的第二极相连，其第一极与所述第一电平输入端相连，其第二极与所述第一移位模块的输入端相连；

所述第一存储电容，其第一端与所述第五晶体管的第一极相连，其第二端与所述第五晶体管的控制极相连；

所述第四晶体管，其控制极与第三时钟信号端相连，其第一极与所述第三晶体管的第二极相连，其第二极与第二电平输入端相连；

所述第三时钟信号端，用于输入第三时钟信号；

所述第二电平输入端，用于输入第二电平，所述第一电平和所述第二电平为一组高低电平。

5.根据权利要求1所述的移位寄存器，其特征在于，所述第二输入模块包括第七晶体管，

所述第七晶体管，其控制端与第一时钟信号端相连，其第一极作为所述第二输入模块的输入端与所述第二输入端相连，其第二极作为所述第二输入模块的输出端与所述第二复位模块的输入端相连；

所述第一时钟信号端，用于输入所述第一时钟信号。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第二输入模块还包括第十三晶体管，

所述第十三晶体管，其控制端与所述第一输出端相连，其第一极与所述第七晶体管的第一极相连，其第二极与所述第七晶体管的第二极相连。