[发明专利]CMOS反相器的校正电路及校正方法

权利要求书

1.一种CMOS反相器的校正电路，其特征在于，包括：

一第一可调式CMOS反相器，受控于两个控制信号，以从一第一电路节点接收一第一电压并且输出一第二电压至一第二电路节点；

一第二可调式CMOS反相器，受控于该两个控制信号，以从该第二电路节点接收该第二电压并且输出该第一电压至该第一电路节点；

一电阻，耦接该第一电路节点至该第二电路节点；

一开关，受控于一重置信号，以有条件地将该第一电路节点短路至该第二电路节点；以及

一有限状态机，以接收该第一电压与该第二电压并且输出该重置信号与该两个控制信号，其中该两个控制信号是基于该第一电压与该第二电压之间的差异而调整。

2.如权利要求1所述的CMOS反相器的校正电路，其中该两个控制信号是用以控制该第一可调式CMOS反相器内的一MOS晶体管的跨导以及该第二可调式CMOS反相器内的一MOS晶体管的跨导。

3.如权利要求2所述的CMOS反相器的校正电路，其中该有限状态机以包括多个处理周期的一迭代程序逐步地调整该两个控制信号。

4.如权利要求3所述的CMOS反相器的校正电路，其中于该些处理周期中的每一处理周期的一第一步骤中，该有限状态机致能该重置信号以将该第一电路节点短路至该第二电路节点，使该第一电压与该第二电压相等于一转态点。

5.如权利要求4所述的CMOS反相器的校正电路，其中于该处理周期的一第二步骤中，该有限状态机禁能该重置信号以允许该第一电压与该第二电压产生该差异。

6.如权利要求5所述的CMOS反相器的校正电路，其中当该第一电压与该第二电压中的一者上升至逻辑高的位准且该第一电压与该第二电压中的另一者下降至逻辑低的位准时，该差异视为大，其中该两个控制信号是响应该第一电压与该第二电压之间的该差异被测定为大而调整。

7.如权利要求6所述的CMOS反相器的校正电路，其中于该处理周期的一第三步骤中，当该第一电压与该第二电压未产生大差异时，该有限状态机调整该两个控制信号以迫使一增量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

8.如权利要求7所述的CMOS反相器的校正电路，其中于该处理周期的该第三步骤中，当该第一电压与该第二电压产生大差异时，该有限状态机调整该两个控制信号以迫使一减量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

9.如权利要求3所述的CMOS反相器的校正电路，其中该两个控制信号测定该第一可调式CMOS反相器内的该MOS晶体管的一基极端的电压与该第二可调式CMOS反相器内的该MOS晶体管的一基极端的电压。

10.如权利要求9所述的CMOS反相器的校正电路，其中该两个控制信号是由受控于一控制码的一数字模拟转换器所产生。

11.如权利要求10所述的CMOS反相器的校正电路，其中该有限状态机通过配给增量或减量之一更新至该控制码来调整该两个控制信号。