[发明专利]带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统

说明书

技术领域

本发明涉及一种带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统，属于FPGA内部数据处理以及通讯技术领域。

背景技术

目前的嵌入式系统一般都是cpu加FPGA的架构，CPU实现算法比较复杂的功能模块，FPGA实时性要求较高的功能模块，二者相互配合，达到整个嵌入式系统的最优设计。不可避免的，CPU和FPGA需要数据的交互，CPU和FPGA之间的数据交互有总线方式、pcie等各种通讯方式，FPGA内部需要实现通讯模块支持相应的通讯模式。

FPGA需要增加新的数据处理模块(元件)的时候，都需要重新设计新增元件和现有通讯模块之间的接口，而且根据新增元件处理数据的不同，接口可能是各种各样的。这样不利于模块化的设计、不利于重用，而且增加多个元件的时候会对原FPGA工程的性能和时序特性造成不良的影响。

发明内容

本发明的目的是提供一种带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统，以在FPGA已有工程之上便捷、通用、可靠的添加新的数据处理模块。

本发明为解决上述技术问题而提供一种带有通用数据交互模块的FPGA，该FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，所述数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU；所述通用数据交互模块用于将传输给FPGA内部新增数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，所述数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据。

所述的通用数据交互模块包括依次通信连接的数据分析处理模块、数据交互存储区和数据处理模块通用接口，

所述数据分析处理模块用于将接收到的原始数据打包成统一的数据帧；

所述数据交互存储区包括用于存储数据分析处理模块打包后得到数据帧的原始数据区和用于存储信息处理模块处理结果的结果数据区；

所述数据处理模块通用接口能够与FPGA内部新增的数据处理模块进行信息交互，用于将数据分析处理模块打包的CPU数据交给相应的数据处理模块，同时将数据处理模块的计算结果按照协议格式放入数据交互存储区中的结果数据区。

所述数据包的帧结构包括数据头部结构和有效数据结构，数据头部结构包括数据包有效标志位、数据状态信息位、数据控制信息位和数据包有效数据长度位。

所述数据包帧结构的有效标志位必须在本包数据信息全部写入数据交互存储区之后才能被写入数据交互存储区数据包头部的相应位置。

所述数据交互存储区的数据包数据被全部读取之后，将该数据包的有效标志置0，以避免同时对同一个数据包进行读写操作。

本发明还提供了一种信息处理系统，包括通信连接的CPU和FPGA，所述FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，所述数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU；所述通用数据交互模块用于将传输给FPGA内部新增数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，所述数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据。

所述的通用数据交互模块包括依次通信连接的数据分析处理模块、数据交互存储区和数据处理模块通用接口，

所述数据分析处理模块用于将接收到的原始数据打包成统一的数据帧；

所述数据交互存储区包括用于存储数据分析处理模块打包后得到数据帧的原始数据区和用于存储信息处理模块处理结果的结果数据区；

所述数据处理模块通用接口能够与FPGA内部新增的数据处理模块进行信息交互，用于将数据分析处理模块打包的CPU数据交给相应的数据处理模块，同时将数据处理模块的计算结果按照协议格式放入数据交互存储区中的结果数据区。

所述数据包的帧结构包括数据头部结构和有效数据结构，数据头部结构包括数据包有效标志位、数据状态信息位、数据控制信息位和数据包有效数据长度位。

所述数据包帧结构的有效标志位必须在本包数据信息全部写入数据交互存储区之后才能被写入数据交互存储区数据包头部的相应位置。

所述数据交互存储区的数据包数据被全部读取之后，将该数据包的有效标志置0，以避免同时对同一个数据包进行读写操作。