[发明专利]一种提高电源可靠性的设计方法

说明书

技术领域

本发明涉及Power电路设计技术领域，特别涉及一种提高电源可靠性的设计方法。具体地说是通过在Power设计流程中增加一步仿真对比的环节，进而提升电源系统的稳定性。

背景技术

由于Server产品开发是一种比较复杂的项目，任何环节的疏落将可能造成重新打板的几率。而重新打板，不仅费用较高，而且从PCB制造到后期测试验证，至少花费2月左右时间。因此，在开发设计阶段，必须对每个环节都重点关注，从而尽可能降低再次打板的几率。

然而，对于Power设计者来说，在设计开发阶段，芯片厂商并未提供相关的设计参考资料。因而，电源部分的开发至少要经历2~3次的打板测试验证。这种方式就是依靠传统的开发设计到打板验证，为优化设计积累经验。此方式不仅效率较低，而且造成成本的浪费及周期的增长。

为规避上述测试效率、较低，测试成本高以及测试周期长的问题，本发明提出了一种提高电源可靠性的设计方法。基于目前的现状，在Power设计流程中，导入Power仿真对比环节，此方式可对优化改进方案进行对比，并选择较好的优化方案，提升Power设计的可靠性，降低再次打板的概率。

发明内容

本发明为了弥补现有技术的缺陷，提供了一种成本低，效率高的完整性的提高电源可靠性的设计方法。

本发明是通过如下技术方案实现的：

一种提高电源可靠性的设计方法，其特征在于：在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的差异化Server产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。

本发明提高电源可靠性的设计方法，包括以下步骤：

（1）以芯片厂商提供的公板layout board或已开发并测试验证通过的类似Power供电需求的board文档为参考设计板，对其上述两种之一的layout board进行Power仿真分析，以其Power仿真结果作为参考判定值；

（2）对将要开发的差异化Server产品Power功能需求，在目前要求叠层数下，进行Power初版layout设计，并利用Power仿真软件进行仿真分析，以获取初版Layout仿真值；

（3）以初版layout仿真值和步骤（1）中取得的仿真参考判定值进行对比，若初版Layout仿真值优于参考判定值，表示此初版layout Power设计风险较低，可打样测试验证；若参考判定值优于初版Layout仿真值，则优化layout Power设计，直到优化layout设计仿真结果优于参考判定值，以确保Power设计打样风险最小化。

所述Power仿真采用Cadence PowerDC仿真软件。

所述步骤（3）中，对于layout Power的改善优化涉及叠层层数，Power层分布，Power铜厚度，layout Power平面大小，VIA过孔的数量及摆放位置，Power芯片的摆放位置等方面的综合优化评估。

本发明的有益效果是：该提高电源可靠性的设计方法，在Power设计流程中，导入了Power仿真对比环节，将要开发的差异化Server产品与现有的公板或已开发验证板的layout board的仿真结果作对比，并根据仿真结果选择较好的优化方案优化Power设计，提升了Power设计的可靠性，降低了再次打板的概率。

附图说明

附图1为本发明提高电源可靠性的设计方法流程示意图；

附图2为已开发验证板卡叠层信息示意图；

附图3是已开发板卡Power仿真结果示意图；

附图4为新开发板卡初次叠层信息示意图；

附图5是新开发板卡初次Power仿真结果示意图；

附图6为新开发板卡优化改进叠层信息示意图；

附图7是新开发板卡优化改进Power仿真结果示意图。

具体实施方式

下面结合附图对本发明进行详细说明。

该提高电源可靠性的设计方法，在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的新产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。

本发明提高电源可靠性的设计方法，包括以下步骤：