[发明专利]一种提高电源可靠性的设计方法在审
| 申请号: | 201510352846.6 | 申请日: | 2015-06-24 |
| 公开(公告)号: | CN104978455A | 公开(公告)日: | 2015-10-14 |
| 发明(设计)人: | 武宁;吴福宽 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
| 主分类号: | G06F17/50 | 分类号: | G06F17/50 |
| 代理公司: | 济南信达专利事务所有限公司 37100 | 代理人: | 姜明 |
| 地址: | 250101 山东*** | 国省代码: | 山东;37 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 提高 电源 可靠性 设计 方法 | ||
1.一种提高电源可靠性的设计方法,其特征在于:在Power设计流程中,导入Power仿真对比环节,将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准;然后,对将要开发的差异化Server产品进行Power仿真对比及优化,直到新产品的仿真值优于判断标准值。
2.根据权利要求1所述的提高电源可靠性的设计方法,其特征在于包括以下步骤:
(1)以芯片厂商提供的公板layout board或已开发并测试验证通过的类似Power供电需求的board文档为参考设计板,对其上述两种之一的layout board进行Power仿真分析,以其Power仿真结果作为参考判定值;
(2)对将要开发的差异化Server产品Power功能需求,在目前要求叠层数下,进行Power初版layout设计,并利用Power仿真软件进行仿真分析,以获取初版Layout仿真值;
(3)以初版layout仿真值和步骤(1)中取得的仿真参考判定值进行对比,若初版Layout仿真值优于参考判定值,表示此初版layout Power设计风险较低,可打样测试验证;若参考判定值优于初版Layout仿真值,则优化layout Power设计,直到优化layout设计仿真结果优于参考判定值,以确保Power设计打样风险最小化。
3.根据权利要求1、2所述的提高电源可靠性的设计方法,其特征在于:所述Power仿真采用Cadence PowerDC仿真软件。
4.根据权利要求2所述的提高电源可靠性的设计方法,其特征在于:所述步骤(3)中,对于layout Power的改善优化涉及叠层层数,Power层分布,Power铜厚度,layout Power平面大小,VIA过孔的数量及摆放位置,Power芯片的摆放位置等方面的综合优化评估。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510352846.6/1.html,转载请声明来源钻瓜专利网。





