[发明专利]一种可重构系统的局部重构控制器

说明书

本发明公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式，支持多数据多地址间隔输入与输出，保障了可重构系统读写数据和配置系统的灵活性，提高了可重构系统的性能。

技术领域

本发明涉及嵌入式系统的技术领域，特别是一种可重构系统的局部重构控制器。

背景技术

专用集成电路计算性能高但灵活性差，通用处理器计算性能差但灵活性高，而可重构系统能够在系统运行时通过动态配置改变其功能，同时保持较高计算性能，兼具高性能和高灵活的计算优势，在许多领域得到了广泛应用。面向计算任务日趋复杂的应用需求，可重构系统执行任务所需控制器的结构的复杂度和配置信息的容量日益增加，影响可重构系统芯片的设计与芯片的计算性能。在大规模可重构计算阵列的计算密集型应用中，可重构系统的配置信息较为庞大，传统系统控制器仅依靠单一计算阵列控制器来负责整个系统的可重构计算阵列配置信息的解析与配置，使得控制器负担较重，造成可重构系统芯片运行速度慢、效率低，且控制器一般仅支持对连续地址数据经行读写单一数据流控制方式，灵活性较差。

发明内容

本发明所要解决的技术问题是提供一种可重构系统的局部重构控制器，用以增加可重构系统的控制效率及其配置信息的灵活性，提高可重构系统的计算性能。

为了解决上述问题，本发明公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，所有计算阵列行都具有若干个端口用于读写数据，每个块控制单元中包含一个计算阵列块控制器，用于接收并解析与之配套的块数据流图配置信息，每个块数据流图配置信息中包含若干个配置包和配置组，其中配置包和可重构阵列块中每行的行号所对应，用于索引配置组，配置组中包含可重构阵列块中每行的具体配置信息。并增加了多种数据流控制方式，支持多数据多地址间隔输入与输出。每个块控制单元控制一个可重构计算阵列块。

所述可重构计算阵列块控制器：负责可重构阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制该部分计算资源的启动与结束。多个可重构计算阵列块控制器共同控制整个可重构计算阵列的数据流向。

所述的块数据流图配置信息：所有块数据流图配置信息都来源于可重构系统的配置信息，包括配置包和配置组，配置包和可重构阵列块中每行计算阵列的行号所对应，用于索引配置组，配置组包含所有计算阵列行的启动时间、每个端口读写数据的来源、每个端口读写数据个数、每个端口读写数据间隔、每个端口读写数据地址个数、每个端口读写数据地址间隔、该部分可重构阵列块数据流图的循环次数。

所述的可重构系统的局部重构控制器：可重构系统中每个块控制单元的计算阵列块控制器解析该块所对应的数据流图配置信息，得到配置包和配置组信息；由配置包索引配置组，得到可重构阵列块中每行的数据配置信息，并以此控制可重构阵列块中每行计算资源的启动，根据每个端口读数据的来源、读数据的个数、读数据的间隔、读数据的地址、读地址的间隔依次读取数据进入计算阵列进行计算，运算的结果根据每个端口写数据的去向、写数据的个数、写数据的间隔、写数据的地址、写地址的间隔依次写出计算阵列。同时根据解析的控制流配置信息决定该部分计算资源所对应的数据流图的循环次数和计算过程的结束。

本发明的优点及有益效果：