[发明专利]一种抑制直流通路的负压电平转换电路

说明书

技术领域

本发明属于集成电路设计领域，具体涉及一种抑制直流通路的负压电平转换电路。

背景技术

集成电路在运行过程中，对于不同的应用场景一般需要不同的电压。例如在高速芯片接口电路中，不同电平间是不能直接互联的，需要相应的电平转换电路进行连接。因此，将输入电压转换为不同场景下相应电压的电平转换电路已成为集成电路设计者必须攻克的方向。

图1所示为业内现有通用技术中典型的负压电平转换电路结构。IN是0和DVDD12之间的输入信号，OUT是Vneg和AVDD33之间的输出信号，其中DVDD12是数字电路1.2V电源电压，AVDD33是模拟电路3.3V电源电压，Vneg是负电压信号。为了叙述方便，以下将P沟道MOSFET和N沟道MOSFET简称为P管和N管。

该电路的输入信号IN首先通过由P1管和N1管组成的反相器，P1管的G、S、D分别连接输入信号IN、数字电源DVDD12、N1管的漏极，N1管的G、S、D分别连接输入信号IN、0V、P1管的漏极。P2管的G、S、D分别连接反相器的输出信号、数字电源DVDD12、N2管的漏极；P3管的G、S、D分别连接输入信号IN、数字电源DVDD12、N3管的漏极。N2管和N3管组成第一正反馈对，N2管的G、S、D分别连接N3管的漏极、负电压Vneg、N3管的栅极，N3管的G、S、D分别连接N2管的漏极、负电压Vneg、N2管的栅极。P4管和P5管组成第二正反馈对，P4管的G、S、D分别连接P5管的漏极、模拟电源AVDD33、P5管的栅极，P5管的G、S、D分别连接P4管的漏极、模拟电源AVDD33、P4管的栅极。N4管的G、S、D分别连接P2管的漏极、负电压Vneg、P4管的漏极，N5管的G、S、D分别连接P3管的漏极、负电压Vneg、P5管的漏极，N5的漏极和P5管的漏极与输出信号OUT相连。

参照图1，当输入信号IN为低电平(0V)时，P1管导通，N1管关断，反相器输出高电平1.2V。此时，P2管关断，P3管导通，则P3管漏极电压被上拉至1.2V，继而N2管导通，N3管关断，使得P2管漏极电压稳定在Vneg，P3管电压稳定在1.2V。从而N4管关断，N5管导通，其漏极电压被下拉至Vneg，因此，P4管导通，P5管关断，则可将P5漏极电压(即输出信号OUT)稳定在Vneg。

相反的，当输入信号IN为高电平(1.2V)时，P1管关断，N1管导通，反相器输出低电平0V。此时，P2管导通，P3管关断，则P2管漏极电压被上拉至1.2V，继而N3管导通，N2管关断，使得P2管漏极电压稳定在1.2V，P3管电压稳定在Vneg。从而N5管关断，N4管导通，其漏极电压被下拉至Vneg，因此，P5管导通，P4管关断，则可将P5漏极电压(即输出信号OUT)上拉并稳定在AVDD33。这样，图1电路实现了从0～1.2V到Vneg～1.2V再到Vneg～3.3V的电压转换。

但是，如图1所示的电路存在如下缺点：

第一，假如该电平转换电路的上级电路所提供的Vneg为一个初始值不确定的信号，例如前级接入一个负压电荷泵模块，初始值不确定时Vneg有可能为正值，其最差情况假设为3.3V。此时，以输入信号IN＝1.2V为例，N3管的栅极电压为1.2V，然而其源极电压为3.3V，则等效于P衬底NMOSFET的栅源PN结外接正向电压，此PN结导通，这种情况下P2管是导通的，那么则会形成一股从数字电源DVDD12到负电压Vneg的直流漏电通路，增大该电平转换单元的功耗。对于一个大规模电平转换阵列而言，该直流通路会积聚一个相当可观的大电流，增加系统功耗的同时极有可能无法满足前级电路的驱动能力，导致前级电路无法正常工作。

第二，对于前级信号Vneg不确定的情况，该电平转换电路的输入信号IN在传递到第一正反馈对时电路各个节点已经处于不定态，导致输出节点也处于不确定状态，则该电平转换电路无法实现功能。

从以上分析可见，需要发明一种结构，确保在前级信号Vneg不确定的情况下可以避免电源到Vneg间直流电流通路，降低系统直流功耗，确保不影响其他模块的正常使用。此外，该发明还需保证在Vneg不确定的前提下，电平转换电路仍然可以正常的工作。

发明内容

本发明的目的在于针对上述现有技术中的缺陷，提供一种抑制直流通路的负压电平转换电路，解决由于前级Vneg不确定导致的晶体管PN结正向导通现象，避免电源到Vneg间直流漏电通路，以及Vneg不确定引起的电平转换电路各结点工作状态的不确定，从而保证电路电平转换电路能够在任何条件下正常工作。