[发明专利]包括鳍式场效应晶体管的集成电路器件及其形成方法

说明书

本发明涉及包括鳍式场效应晶体管的集成电路器件及其形成方法。提供形成鳍式FET的方法。所述方法可包括：在基底上形成包括铟(In)的鳍状沟道区，在所述基底上形成邻近于所述沟道区的深源/漏区，以及在所述沟道区和所述深源/漏区之间形成源/漏延伸区。所述源/漏延伸区的相反的侧壁可分别接触所述沟道区和所述深源/漏区，和所述源/漏延伸区可包括In_yGa_1‑yAs，和y在约0.3‑约0.5的范围内。

相关申请的交叉引用

本申请为2014年9月18日在USPTO提交的题为INTEGRATED CIRCUIT DEVICESINCLUDING FINFETS AND METHODS OF FORMING THE SAME(包括鳍式FET的集成电路器件及其形成方法)的美国非临时专利申请序列号14/489,965的部分继续申请，其要求2013年9月27日在USPTO提交的题为HIGH PERFORMANCE Ge FINFET WITH LOW BAND-TO-BANDTUNNELING LEAKAGE CURRENT(具有低的带间隧穿泄漏电流的高性能Ge鳍式FET)的美国临时专利申请序列号61/883,235的优先权，其公开内容全部通过参考特此引入本文。本申请还要求2014年5月2日在USPTO提交的题为HIGH PERFORMANCE Ge FINFET WITH LOW BAND-TO-BAND TUNNELING LEAKAGE CURRENT(具有低的带间隧穿泄漏电流的高性能Ge鳍式FET)的美国临时专利申请序列号61/988,039和2014年5月2日在USPTO提交的题为HIGHPERFORMANCE InGaAs FINFET WITH LOW BAND-TO-BAND TUNNELING LEAKAGE CURRENT(具有低的带间隧穿泄漏电流的高性能InGaAs鳍式FET)的美国临时专利申请序列号61/988,046的优先权，其公开内容全部通过参考特此引入本文。

技术领域

本公开内容总体上涉及电子学领域，和更具体地，涉及形成集成电路器件的方法。

背景技术

已开发包括纯锗沟道或砷化铟镓(InGaAs)沟道的鳍式FET(鳍式场效应晶体管)以提高载流子迁移率。然而，那些鳍式FET可由于在漏区中的带间隧穿(带-带隧穿，band-to-band tunneling，BTBT)电流而具有较高的泄漏电流。

发明内容

形成鳍式FET的方法可包括：在基底上形成包括铟(In)的鳍状沟道区，在所述基底上形成邻近于所述沟道区的深源/漏区，以及在所述沟道区和所述深源/漏区之间形成源/漏延伸区。所述源/漏延伸区的相反的侧壁可分别接触所述沟道区和所述深源/漏区。所述源/漏延伸区可包括In_yGa_1-yAs，和y可在约0.3-约0.5的范围内。

在多种实施方式中，所述沟道区中的铟浓度可大于所述源/漏延伸区中的铟浓度。

根据多种实施方式，形成所述沟道区可包括形成包括In_xGa_1-xAs的沟道区，和x可在约0.5-约0.6的范围内。

根据多种实施方式，x可为约0.53。在多种实施方式中，y可为约0.4。

在多种实施方式中，所述深源/漏区中的铟浓度可大于所述沟道区中的铟浓度。

根据多种实施方式，形成所述深源/漏区可包括形成包括In_zGa_1-zAs的深源/漏区，z可在约0.6-约1的范围内。

在多种实施方式中，所述方法可进一步包括形成接触所述深源/漏区的上部表面的接触区。所述深源/漏区的一部分可接触所述接触区和可包括纯InAs。