[发明专利]低功耗两级放大器STT‑RAM读取电路的控制方法

说明书

技术领域

本发明涉及一种低功耗两级放大器STT-RAM读取电路的控制方法。

背景技术

传统的随机存取存储器（RAM）如动态随机存取存储器（DRAM）具有比较低廉的价格，但是存取速度较慢、耐久性较差并且数据只能保存很短的一段时间。由于必须隔一段时间刷新一次数据，这又导致了功耗较大。静态随机存取存储器（SRAM）具有存取速度较快、功耗较低，非易失性等优点，但是价格昂贵、集成度较低。

近年来新兴的自旋转移力矩随机存取存储器（STT-RAM）由于其高密度、低漏电流、非易失性、超长的耐久性以及快速读写等优点，有望成为未来高速缓存的首选产品。

本专利基于一种新颖的树型读取电路方案，提出了可以有效降低该读取电路总体功耗的改进结构。这种新颖的树型读取方案采用开环放大器作为读取电路的比较器，开环放大器不需要重启时间，可以进行连续比较，故采用开环放大器可以提高电路的读取速度，具有读取时间短的优点。该方案采用两级运放级联结构，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。但因单独采用两级运放级联结构会在不工作的时候产生额外的静态功耗，这很大程度上增加了整个读取电路的总功耗，所以为了控制开环放大器只在比较输出数据的时候产生功耗，在待机状态时没有电能消耗，本专利在上述所采用的开环放大器的基础之上，引入了控制电路。

发明内容

本发明的目的在于提供一种低功耗两级放大器STT-RAM读取电路的控制方法。

为实现上述目的，本发明的技术方案是：一种低功耗两级放大器STT-RAM读取电路的控制方法，包括如下步骤，

步骤S1：提供一低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；所述控制电路、并行磁隧道结、开环放大器两两相互连接，所述开环放大器还连接至所述控制逻辑电路和第一反相器，所述第一反相器与所述第一D触发器和第二D触发器连接，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路，该外部电压输出电路输出第一、第二、第三参考电压，且满足：第三参考电压＜第二参考电压＜第一参考电压；

步骤S2：通过控制电路控制低功耗STT-RAM读取电路进入工作状态；

步骤S3：通过控制电路产生的预定电流流经所述并行磁隧道结，产生读取电压，由于并行磁隧道结中的4种存储数据分别对应4种的读取电压，即存储数据11、10、01、00与读取电压V11、V10、V01、V00相对应；

步骤S4：设定V11＜第三参考电压＜V10＜第二参考电压＜V01＜第一参考电压＜V00，通过所述控制逻辑电路将读取电压与第二参考电压进行比较，即可得并行磁隧道结中的存储数据的高位；

步骤S5：若读取电压大于第二参考电压，则并行磁隧道结产生的读取电压为V01、V00，即可知并行磁隧道结所存储的数据的高位为0，并经所述开环放大器、第一反相器输出高电平，此时，时钟输出模块的第一时钟信号输出端产生一个时钟信号，控制第一D触发器存储高位数据，第一D触发器存储高位数据完成后执行步骤S6；若读取电压小于第二参考电压，则并行磁隧道结产生的读取电压为V11、V10，即可知并行磁隧道结所存储的数据的高位为1，并经所述开环放大器、第一反相器输出低电平，此时，时钟输出模块的第一时钟信号输出端产生一个时钟信号，控制第一D触发器存储高位数据，第一D触发器存储高位数据完成后执行步骤S7；

步骤S6：将读取电压与第一参考电压比较，若读取电压大于第一参考电压，则并行磁隧道结产生的读取电压为V00，即可知并行磁隧道结所存储的数据的低位为0，并经所述开环放大器、第一反相器输出高电平，此时，时钟输出模块的第二时钟信号输出端产生一个时钟信号，控制第二D触发器存储低位数据；若读取电压小于第一参考电压，则并行磁隧道结产生的读取电压为V01，即可知并行磁隧道结所存储的数据的低位为1，并经所述开环放大器、第一反相器输出低电平，此时，时钟输出模块的第二时钟信号输出端产生一个时钟信号，控制第二D触发器存储低位数据，完成并行磁隧道结的数据读取；