[发明专利]一种阵列基板、其驱动方法、显示面板及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤指一种阵列基板、其驱动方法、显示面板及显示装置。

背景技术

TFT-LCD(薄膜场效应晶体管-液晶显示器)、OLED(有机发光二极管)显示装置、电子纸等显示装置的阵列基板采用行列矩阵驱动模式，如图1a所示，由多行栅极线Gate和多列数据线Data交叉形成行列矩阵，并在各交叉处设置薄膜场效应晶体管2，通过薄膜场效应晶体管2实现对行列矩阵中的每个像素单元1的控制。

在分辨率不变的前提下，为了降低产品的成本，可以考虑减少数据线的数量。为达到这一目的，现有技术提出了一种Dual Gate(双栅线)结构的阵列基板，具体如图1b所示，以相邻的两列像素单元1为一像素单元组，各像素单元组中相邻两列像素单元1之间设置一条数据信号线Date，相邻两行像素单元1之间设置两条栅线Gata，各像素单元1通过薄膜场效应晶体管2与对应的一条栅线Gate和数据线Data连接。可以发现上述Dual Gate结构的阵列基板，虽然数据线减少了一半，但是栅线的数量却增加了一倍。

因此，如何在不增加栅线数量的基础上减小数据线的数量是本领域技术人员亟需解决的技术问题。

发明内容

有鉴于此，本发明实施例提供了一种阵列基板、其驱动方法、显示面板及显示装置，用以实现在不增加阵列基板上栅线的数量的基础上减少数据线的数量。

因此，本发明实施例提供的一种阵列基板，包括：呈矩阵排列的多个像素单元；还包括：分别位于各行像素单元上侧的一条栅线和下侧的一条栅线；以每相邻的两列像素单元为一个像素单元组，位于各像素单元组中相邻两列像素单元之间的一条数据信号线；以及与奇数列的各像素单元一一对应的第一充电控制模块，与偶数列的各像素单元一一对应的第二充电控制模块；其中，

所述第一充电控制模块的输出端与对应的像素单元相连，输入端与位于对应的像素单元一侧的数据线相连，第一控制端与位于对应像素单元上侧的栅线相连，第二控制端与位于对应的像素单元下侧的栅线相连；所述第一充电控制模块用于在对应的两条栅线的共同控制下处于导通状态时，将对应的数据线的信号提供给对应的像素单元；

所述第二充电控制模块的输出端与对应的像素单元相连，输入端与位于对应的像素单元一侧的数据线相连，第一控制端与位于对应像素单元上侧的栅线相连，第二控制端与位于对应的像素单元下侧的栅线相连；所述第二充电控制模块用于在对应的两条栅线的共同控制下处于导通状态时，将对应的数据线的信号提供给对应的像素单元；

在同一时刻，位于同一像素单元组、且与相同的两条栅线均连接的第一充电控制模块和第二充电控制模块中，只有第一充电控制模块处于导通状态，或只有第二充电控制模块处于导通状态。

较佳地，在本发明实施例提供的上述阵列基板中，所述第一控制模块用于在对应的位于上侧的栅线的信号为高电位信号，对应的位于下侧的栅线的信号为低电位信号时处于导通状态；所述第二控制模块用于在对应的两条栅线的信号均为高电位信号时处于导通状态；或者，

所述第一控制模块用于在对应的位于上侧的栅线的信号为低电位信号，对应的位于下侧的栅线的信号为高电位信号时处于导通状态；所述第二控制模块用于在对应的两条栅线的信号均为低电位信号时处于导通状态。

较佳地，在本发明实施例提供的上述阵列基板中，所述第一充电控制模块具体包括：第一开关晶体管和第二开关晶体管；其中，

所述第一开关晶体管，其栅极为所述第一充电控制模块的第一控制端，漏极为所述第一充电控制模块的输出端，源极与所述第二开关晶体管的漏极相连；

所述第二开关晶体管，其栅极为所述第一充电控制模块的第二控制端，源极为所述第一充电控制模块的输入端；

当所述第一控制模块用于在对应的位于上侧的栅线的信号为高电位信号，对应的位于下侧的栅线的信号为低电位信号时处于导通状态时，所述第一开关晶体管为N型晶体管，所述第二开关晶体管为P型晶体管；

当所述第一控制模块用于在对应的位于上侧的栅线的信号为低电位信号，对应的位于下侧的栅线的信号为高电位信号时处于导通状态时，所述第一开关晶体管为P型晶体管，所述第二开关晶体管为N型晶体管。

较佳地，在本发明实施例提供的上述阵列基板中，第二充电控制模块具体包括：第三开关晶体管和第四开关晶体管；其中

所述第三开关晶体管，其栅极为所述第二充电控制模块的第二控制端，源极为所述第二充电控制模块的输入端，漏极与所述第四开关晶体管的源极相连；