[发明专利]一种RRAM灵敏放大器

说明书

技术领域

本发明涉及存储器件领域，具体为一种RRAM灵敏放大器。

背景技术

阻变型随机存储器(RRAM)是一种新型的非易失性信息存储技术，具有结构简单、兼容标准CMOS工艺、低操作电压、低功耗及高速读写等特点。其存储信息单元是由一种金属氧化物(例如CuO_x,WO_x,HfO_x,TiO_x,NiO_x等)实现的可变电阻。在不同的工作条件下，可变电阻表现出高阻态(例如：100Kohm)和低阻态(例如：10Kohm)的双极记忆特性。

存储信息读取是将可变电阻的状态(高阻态和低阻态)转化成能为外部电路可识别的电平信号(低电平和高电平)。通常，一个存储单元所能输出的信号即电流和电压很小；同时，这些信号往往具有较长的延时特性且不足于提供全摆幅的输出信号。所以，为了提高存储器的读取速度，满足存储器内部其他外围电路的需求，必须由灵敏放大器把小信号放大至全摆幅的高低电平。

现有的一种灵敏放大器原理图如图1所示，由存储支路11、参考支路12、比较输出电路13三部分组成。

存储支路11将存储单元中可变电阻的状态(高阻态或低阻态)转化成相应电压信号Vmat，包含1T1R存储单元111、包括放大器113和钳位管114的电阻电流转换电路与电流电压转换电路115。

参考支路12产生用于状态对比的参考电压Vref，由包括参考电流源121、读使能开关122、参考放大器123和参考钳位管124的电流匹配电路与电流电压转换电路125组成；

比较器13将mat和Vref进行比较，输出可变电阻低、高阻态对应的标准逻辑高、低电平，由一个比较器131和一个与门132组成。

工作原理如图2所示的传统灵敏放大器的工作波形图。

(1)预充电阶段(t0～t2)：当读使能信号EN_READ变高后，灵敏放大器首先进入预充电阶段，存储支路11对存储支路全局位线BL_MG充电。由于存储支路全局位线BL_MG上寄生的电阻电容较大，需要较长的时间(t0～t1)，Vmat电压才稳定到目标值。而对于参考支路全局信号BL_RG，寄生电阻电容很小，Vref很快稳定到目标值。

(2)比较阶段(t2～t3):Vmat和Vref都稳定到其目标值后，比较器使能信号EN_COMP变高，输出比较结果信号DQ_COMP.

(3)数据输出阶段(t3～t4)：由于比较器需要一定的建立时间才能输出稳定的比较结果信号DQ_COMP，所以EN_DQ在EN_COMP延迟一段时间后变高，输出真正有效的数据信号DQ，直到t4时刻，整个读取周期结束，即EN_READ变低。

虽然上述现有方案能成功实现对存储单元的读取功能，但是还存在以下缺点：1)数据读取速度慢，主要是预充电阶段(t0～t1)时间较长，即Vmat稳定到目标值所用时间过长，导致整个数据读取周期加长，进而影响存储器的数据吞吐量下降；2)器件数较多(包含两个运放，一个比较器及其他电路)，版图面积大；特别对多字节(例如16Bytes)操作的存储器，将需要较多的灵敏放大器(例如128个)，这样芯片面积较大，芯片成本升高；3)工作电流大，假设每个放大器和比较器的工作电流为50uA，其他电路的工作电流为20uA，则一个灵敏放大器的工作电流约为170uA，对多字节(例如16Bytes)操作的存储器而言，工作电流至少为128*170uA＝21.8mA；同时，大的工作电流，增加芯片电源和地的宽度及设计难度；4)反馈环路较多(存储支路和参考支路各含一个反馈环路)，系统不稳定性增加，设计实现难度也增大。

发明内容

针对现有技术中存在的问题，本发明提供一种数据读取速度快，工作电流小及器件数少的RRAM灵敏放大器。

本发明是通过以下技术方案来实现：

一种RRAM灵敏放大器，包括，用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路；用于将参考电流转换成相应参考电压Vref的参考支路；用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路；以及用于在预充电阶段连通存储支路和参考支路的预充电增强电路。