[发明专利]栅极驱动电路及其驱动方法、阵列基板、显示装置

权利要求书

1.一种栅极驱动电路的驱动方法，其特征在于，所述栅极驱动电路包括至少一组时钟信号线和级联的多级移位寄存单元，每组时钟信号线包括两条所述时钟信号线，多级所述移位寄存单元被划分为至少一组，并且每组所述时钟信号线对应一组所述移位寄存单元，每组时钟信号线中的一条时钟信号线与该组时钟信号线对应的一组移位寄存单元中的最后一级移位寄存单元的复位信号输入端相连，以在复位阶段开始时向一组移位寄存单元中的最后一级移位寄存单元的复位信号输入端提供复位信号，所述栅极电路驱动方法包括多个驱动周期，每个驱动周期都包括显示阶段和复位阶段，所述复位阶段包括复位单元输出阶段、复位单元输出端放电阶段和复位单元上拉节点放电阶段：

在所述复位单元输出阶段，向所述复位单元的第一时钟信号输入端输入高电平信号，以使所述复位单元向该复位单元的上一级移位寄存单元的复位端输出高电平信号；

在所述复位单元输出端放电阶段，向所述复位单元的所述第一时钟信号输入端和第二时钟信号输入端输入低电平信号，以对所述复位单元的输出端进行放电；

在所述复位单元上拉节点放电阶段，向所述复位单元的第一时钟信号输入端输入低电平信号，并且利用时钟信号线向所述复位单元的复位信号输入端和所述复位单元的第二时钟信号输入端输入高电平信号，以对所述复位单元的上拉节点进行放电。

2.根据权利要求1所述的驱动方法，其特征在于，所述栅极驱动电路包括奇数组时钟信号线和偶数组时钟信号线，奇数组时钟信号线包括第一奇数时钟信号线和第二奇数时钟信号线，偶数组时钟信号线包括第一偶数时钟信号线和第二偶数时钟信号线，多级所述移位寄存单元被划分为对应于奇数行栅线的奇数组移位寄存单元和对应于偶数行栅线的偶数组移位寄存单元，奇数组移位寄存单元的最后一级移位寄存单元用作奇数组复位单元，偶数组移位寄存单元的最后一级移位寄存单元用作偶数组复位单元，所述奇数组复位单元与所述偶数组复位单元级联，所述奇数组复位单元的输出端与对应于最后一行奇数行栅线的奇数组移位寄存单元的复位端相连，所述偶数组复位单元的输出端与对应于最后一行偶数行栅线的偶数组移位寄存单元的复位端相连，第二奇数时钟信号线与所述奇数组复位单元提供复位信号，第一偶数时钟信号线与所述偶数组复位单元提供复位信号，

所述复位输出阶段包括：

奇数组复位单元输出阶段：向所述奇数组复位单元的第一时钟信号输入端输入高电平信号，以使所述奇数组复位单元向该奇数组复位单元的上一级移位寄存单元的复位端输出高电平信号；和

偶数组复位单元输出阶段：向所述偶数组复位单元的第一时钟信号输入端输入高电平信号，以使所述偶数组复位单元向该偶数组复位单元的上一级移位寄存单元的复位端输出高电平信号；所述复位单元输出端放电阶段包括：

奇数组复位单元输出端放电阶段：在所述奇数组复位单元输出端放电阶段，向所述奇数组复位单元的所述第一时钟信号输入端和所述第二时钟信号输入端输入低电平信号，以对所述奇数组复位单元的输出端进行放电；和

偶数组复位单元输出端放电阶段：在所述偶数组复位单元输出端放电阶段，向所述偶数组复位单元的所述第一时钟信号输入端和所述第二时钟信号输入端输入低电平信号，以对所述偶数组复位单元的输出端进行放电；

所述复位单元上拉节点放电阶段包括：

奇数组复位单元上拉节点放电阶段：在所述奇数组复位单元上拉节点放电阶段，向所述奇数组复位单元的第一时钟信号输入端输入低电平信号，并且利用所述偶数组时钟信号线向所述奇数组复位单元的复位信号输入端输入高电平信号，以对所述奇数组复位单元的上拉节点进行放电；

偶数组复位单元上拉节点放电阶段：在所述偶数组复位单元上拉节点放电阶段，向所述偶数组复位单元的第一时钟信号输入端输入低电平信号，并且利用所述奇数组时钟信号线向所述偶数组复位单元的复位信号输入端输入高电平信号，以对所述偶数组复位单元的上拉节点进行放电。