[发明专利]一种改进的CRC校验实现方法

说明书

技术领域

本发明涉及数据通信技术领域，具体地说是一种实用性强、改进的CRC校验实现方法。

背景技术

在数字通信的传输过程中，由于信道存在的噪声、线路间的串扰等各种因素的影响，会造成所传输的信号失真，为保证通信系统中数据传输的正确性，需要对通信过程进行差错检验。CRC技术由于其误码检测能力强，抗干扰性能优异，是比较常用的差错检验技术。

对于r位CRC校验码，能够检验出所有的单比特错误、所有的两比特错误以及所有的奇数个比特错误。对于小于等于r位的突发性错误也能全部检出，而大于r位的突发性错误则存在一定的漏检概率。具体为(r+1)位突发性错误漏检概率为1/2^(r-1)，r位突发性错误漏检概率为（1/2^r）。

显然为了提高CRC检验性能，需要提高生成多项式的阶次即增加CRC验证码的长度。然而随着CRC验证码的长度增加，编码效率下降，对传输带宽占用较大。基于此，现提供一种实用性强、改进的CRC校验实现方法，使用该方法可以在不降低编码效率的情况下有效改善CRC检验性能。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强、改进的CRC校验实现方法。

一种改进的CRC校验实现方法，其中信息数据以包packet的形式进行收发，每个数据包由包头header、包尾trailer以及若干个数据帧flit组成，每个flit由数据块data block与CRC校验码组成，其具体校验过程为：

设置发送端编码装置，该装置内置有两个缓存寄存器，分别存储当前数据块和前一数据块；使用两个缓存寄存器内的数据分别与两个生成多项式进行计算得到两个对应的校验码，再通过这两个校验码的异或运算得到当前数据块的CRC校验码并与当前数据块组装成flit进入发送通道，进行发送；

设置接收端解码校验装置，在接收端先把flit分解为data block与CRC码，对data block按照发送端一样的计算方式重新计算CRC校验码CRC’，通过计算得到的CRC’与接收到的CRC进行比较完成校验。

所述发送端与接收端的计算过程中使用的为两个预设的生成多项式GA、GB，其中：在发送端每个flit数据分别进行两次CRC码计算得到CSA、CSB，CSA与前一flit计算得到的CSB进行异或运算的结果作为CRC校验码附在flit的末尾发送，CSB与下一flit的CSA异或运算得到下一flit的CRC码，当是第一个filt时，则直接使用CSA作为CRC码发送；

在接收端则先把flit数据与CRC码拆分，对flit数据使用与发送端相同的生成多项式计算CRC，并把计算出来的CRC与接收到的CRC码进行比较，判断传输过程是否出现差错。

所述CRC校验码计算过程中，第n个flit携带的CRC码由第n个数据块data block n与第n-1个数据块data block n-1分别与两个生成多项式计算得到的结果进行异或运算得到。

所述发送端的详细编码过程为：当输入data block n时，数据存入第一级缓存寄存器first buffer，此时第二级缓存寄存器second buffer内暂存的数据为前一数据即data block n-1，在下一个周期到来时，data block n-1进入crc gen.1计算得到crc校验码CSB，data block n 进入crc gen.2计算得到crc校验码CSB，同时data block n更新第二级缓存寄存器second buffer内的data block n-1，此外data block n 进入输出寄存器OUT REG暂存；CSA、CSB进入crc gen.3进行异或运算得到CRCn，之后进入OUT REG与暂存的data block n组装成一个完整的flit，发送出去。

所述接收端解码与校验流程的详细过程为：当在第m个时钟周期时第一级寄存器STAG REG.1接收到第n个flit时，把前一flit，即第n-1个flit传送至第二级寄存器STAG REG.2，其中STAG REG寄存器模块用于把flit中的数据块data block 与CRC校验码分离；在第m+1周期时，data block n-1进入CRC GEN.2计算得到CSA，CRC校验码进入比较器COMP 2等待；

在第m+1个周期时，data block n进入CRC GEN.1计算得到CSB；