[发明专利]测试模式设定电路及设定方法

说明书

技术领域

本发明涉及集成电路测试技术领域，具体涉及一种用于集成电路的测试模式设定电路及设定方法。

背景技术

芯片在封装过程中，由于封装应力等因素，可能造成芯片各项特性参数的漂移，故在芯片封装之后，需要进行测试和调试，以保证每一颗芯片都能达到产品规格的要求。为了便于芯片的测试，会在芯片内集成测试模式设定电路，在芯片进入测试模式后能对芯片进行测试。测试模式设定电路要求不能影响芯片的正常应用，不会对芯片造成寄生效应。

一般情况下，测试时，通过对芯片的相应端口加入特定的信号，从而激活内置的测试模式设定电路，以进入测试模式。现有技术中，除了电源端口，地线之外，还需要信号端口和复位端口等额外端口。以上述现有技术为例，对于设置信号端口和复位端口的半导体芯片，通过在芯片这两个端口加入信号，在信号端口进入周期性的高低电平，来计数测试模式的数量，经过一个高低电平，内部计数器加一，实现计数。计数多少次,就可以产生多少个独立的测试模式。在复位端口输入作为芯片进入测试模式的复位信号，以在测试模式下进行复位，以便进行其他参数的测试或调试。

对于一些集成电路而言，有时并未设置上述的部分端口，难以使用传统测试模式设定电路和方法进行测试操作，例如，对于仅有电源端口，地线端口以及输出电压端口的3端口半导体芯片等。对于这样的半导体芯片来说，如果利用现有技术的测试模式设定电路，则面临端口数目不够的问题，因此为了设定测试模式，而需要增加端口，则造成芯片封装尺寸的增大和成本的提高。

发明内容

有鉴于此，本发明的目的在于提供一种测试模式设定电路及设定方法，以解决现有技术中存在的进入测试模式所需端口数较多的技术问题。

本发明的技术解决方案是，提供一种以下结构的测试模式设定电路，应用于带有输出电压端口的集成电路，包括模式触发电路和脉宽检测电路，所述的模式触发电路的第一输入端与输出电压端口电连接，其第二输入端接收基准信号，模式触发电路的输出端与脉宽检测电路连接；

进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，所述的模式触发信号与基准信号进行比较以产生脉冲信号，所述的脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据所述脉宽检测信号进入相应的测试模式。

优选地，所述的测试模式设定电路还包括计数电路、烧写判断电路和熔丝烧写电路，设定计数脉宽范围和烧写脉宽范围，所述的计数电路和烧写判断电路分别接收脉宽检测电路输出的脉宽检测信号，所述脉冲信号落入计数脉宽范围时，则由计数电路对测试模式进行计数，所述的脉冲信号落入烧写脉宽范围时，则由烧写判断电路判断后进入修调测试模式，所述熔丝烧写电路根据此时计数电路的计数值选择相应位的熔丝进行烧断。

优选地，所述的脉宽检测电路对脉冲信号的上升沿作延时处理后得到延时信号，将所述延时信号与所述脉冲信号相与，以产生所述的脉宽检测信号。

优选地，所述的测试模式设定电路还包括复位电路，设定复位脉宽范围，所述脉冲信号落入复位脉宽范围时，则由复位电路对测试模式复位，计数电路清零。

优选地，所述的集成电路包括功率级电路，所述的功率级电路包括主功率开关管，所述的模式触发信号为高低电压信号，模式触发信号的最低值大于功率级电路的正常输出电压。

本发明的另一技术解决方案是，提供一种以下的测试模式设定方法，应用于带有输出电压端口的集成电路，进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，将所述的模式触发信号与基准信号进行比较以产生脉冲信号，并检测脉冲信号的脉宽，得到脉宽检测信号，根据表征脉冲信号脉宽范围的脉宽检测信号，进入相应的测试模式。

本发明的又一技术解决方案是，提供一种以下的集成电路，包括输入端口、输出电压端口和接地端口，所述集成电路还包括上述任意一种测试模式设定电路。

采用本发明的结构和方法，与现有技术相比，具有以下优点：本发明针对端口较少的芯片，利用有限的端口数来进行测试模式的设定，在集成电路的输出电压端口施加模式触发信号，将所述的模式触发信号与基准信号进行比较以产生脉冲信号，并检测脉冲信号的脉宽，得到脉宽检测信号，根据表征脉冲信号脉宽范围的脉宽检测信号，进入相应的测试模式。因此，本发明能够满足端口数较少的芯片的测试模式的设定，无需增设专用端口，降低了芯片的封装尺寸和生产成本。

附图说明

图1为本发明测试模式设定电路的结构示意图；

图2为本发明的工作波形图；