[发明专利]一种集成电路的内建自测试方法及应用

说明书

本发明公开了一种集成电路的内建自测试方法及应用。本发明通过使用二元判定图来生成电路中每一个故障的所有测试矢量，并通过对测试矢量的选取，来获得具有极小规模的电路测试集；在被测电路的内建自测试中直接使用这种极小规模的电路测试集来对电路进行测试。本发明可以使内建自测试达到100％的故障覆盖率，同时在测试时间方面由于是使用了极小规模测试集，因此使测试时间有了很大地降低，可以使测试时间达到较小。因此，本发明提供的内建自测试方法能有效地检测集成电路中是否存在故障。

技术领域

本发明属于集成电路测试领域，特别涉及一种集成电路的内建自测试方法及应用。

背景技术

在集成电路的设计与制造过程中，首先要确保电路的设计符合事先定义的产品功能规范，其次在电路芯片的生产过程中的缺陷和误差等可能导致部分产品中存在故障，针对此类问题而进行的检测过程称为电路测试。

在电路测试的早期，测试过程往往被安排在芯片设计和制造过程之后。测试工程师通过使用电路的功能与结构，并结合一定的测试算法来制定产品的测试方案。随着电路集成度和复杂度的不断增加，而电路的外部管脚却又非常有限，这导致外部测试设备对于电路内部的可控制能力和可观测能力下降，测试生成和故障模拟都面临着困难，从而极大地增加了测试的难度和成本。因此，为了解决电路的测试问题，需要人们在设计电路的同时就考虑电路的测试问题，即进行电路的可测性设计。可测性设计除了在设计电路的结构时尽量采取有利于测试的方案，还经常将一些具有测试用途的结构加入到电路中，这样不仅可以改善电路的可测性，还可以减小总的测试成本。目前，可测性设计已成为大规模集成电路设计中的必不可少的一个重要手段。

内建自测试(Built-In Self-Test，BIST)就是一种可测性设计技术，它能够最大限度地把测试过程集成在芯片内部，同时支持芯片的全速测试(即在电路的工作时钟频率下进行的测试)。内建自测试的基本思想是使被测电路自己生成能检测电路中的故障的测试矢量，而不是要求通过外部的测试设备来生成并施加测试向量。因此，内建自测试必须有附加的额外电路，它通常由如下三部分组成：测试矢量生成器、测试响应分析器和测试控制器。测试矢量生成器主要完成测试矢量的产生，测试响应分析器主要完成被测电路响应的压缩和比较，测试控制器完成整个测试过程的控制。测试矢量生成器所产生的测试向量在时钟脉冲的作用下施加到被测电路上；为了减少测试响应数据所占用的存储空间和便于分析，常常将响应数据进行压缩，测试响应分析器就是把测试响应数据压缩成特征符号并进行比较。

内建自测试具有如下的优点：(1)可以进行全速测试，即在电路的工作时钟频率下进行测试，因此可以检测电路在实际工作条件下所存在的故障；(2)可以实现对电路的在线测试，这一点对可靠性要求较高的系统具有很好的实际意义；(3)减少了对昂贵的测试仪器的依赖性。

对内建自测试的设计，达到较高的故障覆盖率和较短的测试时间，是人们在内建自测试的研究方面一直追求的目标。而且，现有的电路内建自测试方法较难达到较高的故障覆盖率(例如100％的故障覆盖率)或者需要较长的测试时间。

发明内容

本发明的首要目的在于克服现有技术的缺点与不足，提供一种集成电路的内建自测试方法。本发明通过使用二元判定图来生成电路中每一个故障的所有测试矢量，并通过对测试矢量的适当选取，来获得具有极小规模的电路测试集，之后，在内建自测试中直接使用这种极小规模测试集来对电路进行测试，从而提供了一种具有100％的故障覆盖率和较短测试时间的内建自测试方法。

本发明的另一个目的在于提供所述集成电路的内建自测试方法的应用。

本发明在后面的阐述中使用了一些约定与术语，为清晰起见，下面对它们先进行说明：